A. 主存容量不够 B．操作数过大 C．操作数地址过大 D．运算结果无法表示
6 在补码加减交替除法中，参加操作的数是 ，商符是 。 A.绝对值的补码 在形成商值中自动形成 B.补码 在形成商值的过程中自动形成 C.补码 由两数符号位异或形成 D.绝对值的补码 由两数符号位异或形成
7 两补码相加，采用一位符号位，则当 时，表示结果溢出。 A.最高位有进位
B.最高位进位和次高位进位异或结果为0 C.最高位为1
D最高位进位和次高位进位异或结果为1
8 在浮点机中，判断补码规格化形式的原则是 。 A.尾数的第一数位为1，数符为1 B.尾数的符号位与第一数位相同 C. 尾数的符号位与第一数位不同 D.阶符与数符不同
9 设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得 ，算术右移一位得 。 A.B4H EDH B.F4H 6DH C.B5H EDH D.B4H 6DH
10 串行运算器结构简单，其运算规律是 。 A.由低位到高位先行进行进位运算 B. 由低位到高位先行进行借位运算 C.由低位到高位逐位运算 D.由高位到低位逐位运算
多选
1 下面有关浮点运算器的描述中，正确的是 。
A.浮点运算器可用两个松散连接的定点运算部件（阶码部件和尾数部件）来实现 B.阶码部件可实现加、减、乘、除四种运算 C.阶码部件只进行加、减和比较操作 D.尾数部件只进行乘、除操作
2 下面有关定点补码乘法器的描述中，正确的句子是 。 A.被乘数的符号和乘数的符号都参加运算
B.乘数寄存器必须具有右移功能，并增设一位附加位，其初态为“1” C.被乘数寄存器也必须具有右移功能 D.用计数器控制乘法次数
第三章
1.在多级存储体系中，cache的主要功能是 ，虚拟存储器的主要功能是 。
2.SRAM靠 存储信息，DRAM靠 存储信息。 存储器需要定时刷新。
3.动态半导体存储器的刷新一般有 、 和 。 4.一个512KB的存储器，其地址线和数据线的总和是 。
5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有 条输出线；用双译码方式，地址译码器有 条输出线。 6.高速缓冲存储器中保存的信息是主存信息的 。
7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是 。
8. 、 和 组成三级存储系统，分级的目的是 。
9.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需 片，若将这些芯片分装在几块板上，设每块板的容量为 4K× 8 位，则该存储器所需的
地址码总位数是 ，其中 位用于选板， 位用于选片， 位用于存储芯片的片内地址。 10.最基本的数字磁记录方
式 、 、 、 、 、和 六种。
11.缓存是设在 和 之间的一种存储器，其速度 匹配，其容量与 有关。 12.Cache是一种 存储器，用来解决CPU与主存之间 不
匹配的问题。现代的Cache可分为 和 两级，并将 和 分开设置。
13.反映存储器性能的三个指标是 、 、和 ，为了解决这三方面的矛盾，计算机采用 体系结构。
14.存储器的带宽是指 ，如果存储周期为TM，存储字长为n位则存储器带宽位 ，常用的单位是 或 。为了加大存储器的带宽可采用 、和 。
1在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 。
A．二者都是顺序存取 B．二者都是直接存取
C．磁盘是直接存取，磁带是顺序存取 D．磁带是直接存取，磁盘是顺序存取 2若存储周期250ns，每次读出16位，则该存储器的数据传送率为 。 A．4×106 B/s B．4MB/s C．8×106 B/s D．8MB/s 3以下哪种类型的存储器速度最快 。
A．DRAM B．ROM C．EPROM D．SRAM 4下述说法中正确的是 。
A．半导体RAM信息可读可写，且断电后仍能保持记忆 B．动态RAM是易失性RAM，而静态RAM中的存储信息是不易失
C．半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的 D．半导体RAM是非易失性的RAM
5 SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为 。
A．16 B．17 C．20 D．21 6 存储器容量为32K×16，则 。
A．地址线为16根，数据线为32根 B．地址线为32根，数据线为16根
C．地址线为15根，数据线为16根 D．地址线为16根，数据线为15根
7某计算机字长为32位，存储器容量为4MB，按字编址，其寻址范围是0到 。 A．220-1 B．221-1 C．223-1 D．224-1 8 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是 。 A．224 B．223
C．222 D．221
9一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，在下述说法中 是正确的。
A．在200ns内，存储器能向CPU提供256位二进制信息 B．在200ns内，存储器能向CPU提供128位二进制信息 C．在50ns内，每个模块能向CPU提供32位二进制信息 10 双端口存储器发生读写冲突的情况是 。
A．左端口与右端口地址码不同 B．左端口与右端口地址码相同 C．左端口与右端口数据码相同
D．左端口与右端口数据码不同
11容量为64块的cache采用组相连映射方式，字块大小为128个字，每4块为一组。若主存4096块，且以字编址，那么主存地址和主存标记的位数分别为 。
A．16，6 B．17，6 C．18，8 D．19，8
12 Cache的地址映像中 比较多的采用“按内容寻址”的相联存储器来实现。
A．直接映像 B．全相联映像 C．组相联映像
1 要求用128K×16的SRAM芯片组成512K×16的随机存储器，用64K×16的EPROM的芯片组成128K×16的只读存储器。试问： （1）数据寄存器多少位？ （2）地址寄存器多少位？ （3）两种芯片各需多少片？
（4）若EPROM的地址从00000H开始，RAM的地址从60000H开始，写出各芯片的地址分配情况。
2 已知地址总线A15~A0，其中A0是最低位。用ROM芯片（4K×4）和RAM芯片（2K×8）组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB，RAM的容量为10KB。
（1）组成该存储器需用多少块ROM芯片和RAM芯片？
（2）该存储器一共需要多少根地址总线？ROM芯片、RAM芯片各需连入哪几根地址线？
（3）需设置多少个片选信号，分别写出各片选信号的逻辑式。
3 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns。求：cache—主存系统的命中率、平均访问时间和效率。
4 某机CPU可寻址的最大存储空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制器信号为RD。目前系统中使用的存储器容量为8KB，其中：4KB为ROM，拟采用容量为2K×8的ROM芯片，其地址范围为0000H~0FFFH。4KB为RAM，拟采用4K×2的RAM芯片，其地址范围为4000H~4FFFH。 （1）需RAM和ROM芯片各多少片？