.

北京邮电大学数字电路与逻辑

学院：班级： 作者： 学号：

.

设计实验

.

实验一 Quartus II原理图输入法设计

一、实验目的：

(1)熟悉Quartus II原理图输入法进行电路设计和仿真 (2)掌握Quartus II 图形模块单元的生成与调 (3)熟悉实验板的使用

二、实验所用器材：

(1) 计算机

(2) 直流稳压电源

(3) 数字系统与逻辑设计实验开发板

三、实验任务要求

(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。

(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

(3)用3线-8线译码器（74LS138）和逻辑门设计实现函数

,仿真验证其功能，并下载到实验板测试。要求用拨码开关设定

输入信号，发光二极管显示输出信号。

四、 设计思路和过程

（1）半加器的设计

半加器电路是指对两个输入数据位进行加法，输出一个结果位和进位，不产生进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。数据输入AI被加数、BI加数,数据输出SO和数(半加和)、进位C0。

在数字电路设计中，最基本的方法是不管半加器是一个什么样的电路，按组合数字电路的分析方法和步骤进行。 1．列出真值表

半加器的真值表见下表。表中两个输入是加数A0和B0，输出有一个是和S0，另一个是进位C0。

.

.

输入 0 0 1 0 1 0 输出 0 0 0 0 1 1 AI BI CO SO 1 1 1 0 2．根据真值表写出输出逻辑表达式 该电路有两个输出端，属于多输出组合数字电路，电路的逻辑表达式如下 函数的逻辑表达式为： SO=AI⊕BI CO=AB

所以，可以用一个两输入异或门和一个两输入与门实现。 (2)全加器的实现 全加器与半加器的区别在于全加器有一个低进位CI,从外部特性来看，它是一个三输入两输出的器件。 1、一位全加器的真值表如下图，其中AI为被加数，BI为加数，相邻低位来的进位数为CI，输出本位和为SO。向相邻高位进位数为CO 输入 AI 0 0 0 0 1 1 1 1 BI 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 输出 SO 0 1 1 0 1 0 0 1 CO 0 0 0 1 0 1 1 1 2、根据真值表写出逻辑表达式如下： SO=AI⊕BI⊕CI CO=AB+ (AI⊕BI)CI 所以根据上式在对比半加器的逻辑表达式，可以知道只要再加入一个异或门和一个两输入与门和两输入或门即可在半加器的基础上实现全加器。

.