实验3组合逻辑电路的设计

一、设计目的

1、掌握用门电路设计组合逻辑电路的方法。

2、掌握用中规模集成组合逻辑芯片设计组合逻辑电路的方法。 3、要求同学们能够根据给定的题目，用多种方法设计电路。 二、设计要求

1、用两种方法设计三人多数表决电路。 2、分析各种方法的优点和缺点。

3、思考四人多数表决电路的设计方法。

要求用两种方法设计一个三人多数表决电路。要求自拟实验步骤，用所给芯片实现电路。 三、参考电路

设按键同意灯亮为输入高电平（逻辑为1），否则，不按键同意 为输入低电平（逻辑为0）。输出逻辑为1表示赞成；输出逻辑为0表示表示反对。 根据题意和以上设定，列逻辑状态表如表3-1。

表3-1 A 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 C 0 1 0 1 0 1 0 F 0 0 0 1 0 1 1 1 1 1 1 由逻辑状态表可知，能使输出逻辑为1的只有四项：第4、6、7、8 项。故，表决器的辑逻表达式应是：

从化简后的逻辑表达式可知，前一项括号中表达的是一个异或门 关系。因此，作逻辑图如下。

经常用来设计组合逻辑电路的MSI芯片主要是：译码器和数据选择器。设计步骤前几步同上，写出的逻辑函数表达式可以不化简，直接用最小项之和的形式，然后根据题目要求选择合适的器件，并且画出原理图实现。 四、实验设备与器件 本实验的设备和器件如下：

实验设备：数字逻辑实验箱，万用表及工具；

实验器件：74LS00、74LS02、74LS04、74LS20、74LS11、74LS86等。 五、实验报告要求

1、写出具体设计步骤，画出实验线路。

2、根据实验结果分析各种设计方法的优点及使用场合。 3、回答四人多数表决电路的设计方法。

实验4 组合逻辑电路（半加器全加器及逻辑运算）

一、实验目的

1．掌握组合逻辑电路的功能调试。 2。验证半加器和全加器的逻辑功能。 3。学会二进制数的运算规律。 二、实验仪器及材料 器件

74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 三、预习要求

1．预习组合逻辑电路的分析方法．

2．预习用与非门和异或门构成的半加器、全加器的工作原理。 3．预习二进制数的运算。 四、实验容

1．组合逻辑电路功能测试。

（1）．用2片74LS00组成图 4.1所示逻辑电路。为便于接线和检查．在图中要注明

图4.1

芯片编号及各引脚对应的编号。 （2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示．

（3）。按表4。1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式． （4）．将运算结果与实验比较．

表4．1 输入 A 0 0 0 1 1 1 1 0

2．测试用异或门（74LS86）和与非门组成的半加器的逻 辑功能．

根据半加器的逻辑表达式可知．半加器Y是A、B的 异或，而进位Z是A、B相与，故半加器可用一个集 成异或门和二个与非门组成如图4.2．

（1）．在学习机上用异或门和与门接成以上电路．

B 0 0 1 1 1 0 0 1 C 0 1 1 1 0 0 1 0 Y1 输出 Y2 接电平开关S．Y、Z接电平显示． （2）．按表4．2要求改变A、B状态，填表． 图 4.2 表4．2 输入端 A B 输出端 Y Z

3．测试全加器的逻辑功能。

（1）．写出图4．3电路的逻辑表达式。 （2）．根据逻辑表达式列真值表．

（3）．根据真值表画逻辑函数Si 、 Ci的卡诺图．

0 0 1 0 0 1 1 1

（4）．填写表4．3各点状态

表4．3 Ai 0 0 1 1 0 0 1 Bi 0 1 0 1 0 1 0 C 图4.3 i?10 0 0 0 1 1 1 Y Z X1 X2 X3 Si Ci