精品文档

二、微机组成、结构、总线 A类：

1．试说明微机的工作过程？

答：当开始运行程序时，首先应把第一条指令所在存储单元的地址赋予程序计数器PC(Program Counter)，然后机器就进入取指阶段。在取指阶段，CPU从内存中读出的内容必为指令，于是，数据缓冲寄存器的内容将被送至指令寄存器IR，然后由指令译码器对IR中指令的操作码字段进行译码，并发出执行该指令所需要的各种微操作控制信号。取指阶段结束后，机器就进入执行指令阶段，这时CPU执行指令所规定的具体操作。当一条指令执行完毕后，转入下一条指令的取指阶段。这样周而复始地循环，直到遇到暂停指令时结束。 2．存储器读写操作的不同点？

答：① 读操作：由CPU发出的读命令控制。

写操作：由CPU发出的写命令控制。

② 读操作：把数据从内存中读出来，放到DB上。 写操作：把ＤＢ上的内容，写入到存储器中。

3．计算机按其使用的逻辑元件的不同被分为哪几代？微型计算机是哪一代计算机的分支？

答：电子管计算机、晶体管计算机、集成电路计算机和大规模、超大规模集成电路计算机。微型计算机属于第四代计算机的分支。 4．何谓总线？有哪几类？作用如何？

答：总线是计算机中各功能部件间传送信息的公共通道。根据所传送的信息的内容与作

。

16欢迎下载

精品文档

用不同，总线可分为三类：地址总线、数据总线、控制总线。这三类总线作用为计算机各功能部件间传送地址、数据、控制信息的。 5．简述冯·诺依曼计算机体系结构的基本思想。

答：冯·诺伊曼基本设计思想为： ① 以二进制形式表示指令和数据。

② 程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令 并加以执行。

③ 由运算器、控制器、存储器、输入和输出设备等五大部件组成计算机系统。 6．假设四种CPU主存地址分别为16根、20根、24根以及32根，试问每种CPU可寻址内存多少字节？

解：64K字节，1M字节，16M字节，4G字节

B类：

1．什么是微机总线。

答：笼统来讲，就是一组进行互连和传输信息（指令、数据和地址）的信号线。计算机的总线，都是有特定含义的。如“局部总线”，“系统总线”和“通信总线”等。 2．总线标准的特点有哪些？

答：① 具有公用性，同时可挂接多种不同类型的功能模块；② 在机箱内以总线扩展插槽形式提供使用；③ 一般为并行传输；④ 定义的信号线多，且齐全，包括分离的数据、地址和控制信号线以及电源线。

3．通常总线分为哪几类？其特点是什么？

答：① 局部总线是介于CPU总线和系统总线之间的一级总线。它一侧直接面向CPU总线，另一侧面向系统总线，分别由桥接电路连接。局部总线又可分为专用局部总线；VL总线；PCI总线。

② 系统总线是微机系统内部各部件（插板）之间进行连接和传输信息的一组信号线。如ISA和EISA就是构成IBM-PC X86系列微机的系统总线。系统总线是微机系统所特有的总线，由于它用于插板之间连接，故也叫板级总线。

③ 通信总线是系统之间或微机系统与设备之间进行通信的一组信号线。如微机与微机之间，所采用的RS-232C/RS-485总线；微机与智能仪器之间，所采用的IEEE-488/VXI总线，以及近几年发展和流行起来的微机与外部设备之间的USB和IEEE1394通用串行总线等。但是，与其把这种总线叫做通信总线，还不如把它叫接口标准更合适，因为它们更符合接口标准的特征。

。

17欢迎下载

精品文档

C类：

1．简述总线传输的过程。

答：总线完成1次数据传输，一般分为4个阶段。

① 申请阶段：当系统总线上有多个主模块时，需要使用总线的主模块要提出申请，由总线仲裁机构确定把下一个传输周期的总线使用权授权给哪个模块。

② 寻址阶段：取得总线使用权的主模块通过总线发出本次打算访问的从模块的存储器地址或I/O端口地址及有关命令，使参与本次传输的从模块开始启动。

③ 传数阶段：主模块和从模块之间进行数据传输，数据由源模块发出，经数据总线流入目的模块。

④ 结束阶段：主从模块的有关信息均从系统总线上撤除，让出总线。 2．总线数据传输的控制方式有哪几种？

答：① 同步方式，② 异步方式，③ 半同步方式，④ 分离方式。

三．8086/8088CPU的内部结构、大小模式构成和总线周期 A类：

1．何谓逻辑地址，何谓物理地址？如何由逻辑地址求物理地址？

答：逻辑地址是16位的相对地址，其表达形式有“段地址”和“段内偏移地址”。物理地址是20位绝对地址，存储单元的物理地址是唯一的。CPU与存储器进行数据交换时在地址总线上提供的20位地址信息称为物理地址。

物理地址＝逻辑地址×10H＋段内偏移地址。 2．EU与BIU各自的功能是什么？如何协同工作？

答：EU是执行部件，主要的功能是执行指令。BIU是总线接口部件，负责与片外存储器 及I/O接口电路传输数据。EU经过BIU进行外部数据的访问，BIU为EU提供将要执行的指令，EU与BIU可分别独立工作。

3．8086存储器结构分哪4个逻辑段？各种逻辑段分别是什么用途？

解：在8086存储器结构中有4种逻辑段，分别为：代码段、数据段、堆栈段和附加段。 代码段用于存放程序；数据段和附加段ES用于存放数据；堆栈段SS用于存放数据（包括暂存数据和保护现场的数据）。

B类：

。

18欢迎下载

精品文档

1．8086系统复位时，系统的初始状态有什么特征？

答：8086系统复位时: ① 标志寄存器值为0，其结果禁止中断与单步方式；② DS、SS、ES和IP寄存器值为0；③ CS寄存器值为FFFFH。

2． X＝35H，Y＝76H，进行X＋Y和X－Y运算后，状态标志位各位的状态是什么？

解：X＋Y＝0ABH，各标志位分别为：OF＝1，SF＝1，ZF＝0，AF＝0，PF＝0，CF＝0。 X－Y＝0BFH，各标志位分别为：OF＝0，SF＝1，ZF＝0，AF＝1，PF＝0，CF＝1。 3．标志寄存器FR的状态标志位各位的含义是什么？

答：状态标志位包括CF、PF、AF、ZF、SF和OF；其中

① CF为进位标志位，表示算术运算指令执行之后，运算结果最高位（字节运算时为第7位，字运算时为第15位）若产生进位或借位，该标志置1，否则置0。

② PF为奇偶标志位，运算指令执行后，运算结果中1的个数为偶数，该标志置1，否则置0。

③ AF为辅助进位标志位，加法运算过程中，若第3位有进位，或减法过程中，第3位有借住，则AF＝1，否则AF＝1。

④ ZF为零标志位，运算指令执行之后，若结果为0，则ZF＝1，否则ZF=0。 ⑤ SF为符号标志位，它和运算结果的最高位相同。SF＝1表示负，SF＝0表示正。 ⑥ OF为溢出标志，若本次运算结果有溢出，则OF=1，否则OF=1。 4．标志寄存器FR的控制标志位各位的含义是什么？

答：控制标志位包括IF、DF、TF；其中

① IF为中断标志位，该标志用于控制可屏蔽的硬件中断。IF = 0，可接受中断；IF = 0中断被屏蔽，不能接受中断。该标志可用指令置1或置0（复位）。

② DF为方向标志位，该标志位用于指定字符串处理指令的步进方向。当DF = 1时，字符串处理指令以递减方式由高地址向低地址方向进行；当DF = 0时，字符串处理指令以递增方式，由低地址向高地址方向进行。该标志可用指令置位或清零。

③ TF为单步标志位，TF = 1，表示控制CPU进人单步工作方式，此时，CPU每执行完一条指令就自动产生一次内部中断。单步中断用于程序调试过程中。 5． 请将如下逻辑地址用物理地址表示：

(1) 0FFFFH∶0000H；(2) 0045H∶0018H；(3) 2000H∶0600H；(4) 0B821H∶3456H 答：用PA表示物理地址，PA＝段基地址×16＋偏移地址

（1）PA＝0FFFFH×16＋0000H＝0FFFF0H （2）PA＝0045H×16＋0018H＝00468H （3）PA＝2000H×16＋4600H＝24600H （4）PA＝0B821H×16＋3456H＝0BB666H

6．某程序数据段中存有两个数据字1234H和5A6BH，若已知DS＝5AA0H，它们的偏移地址分

… 34H 12H … 。

19欢迎下载

5CE5AH

5CE5BH

精品文档

别为245AH和3245H，试画出它们在储存器中的存放情况。

答：偏移地址为245AH的字对应的物理地址为： PA＝DS×10H＋EA＝5AA0H×10H＋245AH＝5CE5AH

偏移地址为3245H的字对应的物理地址为： PA＝DS×10H＋EA＝5AA0H×10H＋3245H＝5DC45H

C类：

1．若8086CPU工作于最小模式，试指出当CPU将AH的内容送到物理地址为 91001H的存储单元时，以下哪些信号应为低电平：M/ 、 、 IO RD WR 、 /S7BHE 、DT/ R 。若CPU完成的是将物理地址91000H单元的内容读入AL中时，则上述哪些信号应为低电平。

解：当CPU将AH的内容送到物理地址为 91001H的存储单元时，CPU完成的是写存储器操作，且完成的是访问存储器的奇地址，因此，WR ＝0，BHE /S7＝0；

若CPU完成的是将物理地址91000H单元的内容读AL中时，CPU完成的是读存储器操作，R 且完成的是访问存储器的偶地址，因此，RD ＝0，DT/ ＝0。

2．什么是引脚的分时复用？请说出8086CPU有哪些引脚是分时复用引脚？如何分时复用？

答：8086的数据/地址线是分时复用线，即某一时刻数据/地址线上出现的是地址，另一时刻，数据/地址线上出现的是数据。正是这种引脚的分时使用方法才能使8086用40条引脚实现20位地址、16位数据及众多的控制信号和状态信号的传输。

8086CPU的分时复用的引脚有：地址/数据复用引脚是AD15～AD0，在总线周期的T1状态，传送地址信息，在其它状态则传送数据信息；地址/状态复用引脚是A19/S6～A16/S3，这些引脚在总线周期的T1状态输出地址的高4位，在总线的T2、T3、TW和T4状态时，用来输出状态信息。

3．试说明8086CPU工作在最大和最小模式下系统基本配置的差异。

解：8086CPU可以工作在两种工作模式，即最小工作模式和最大工作模式。最小工作模式用于单机系统，系统中所有总线控制信号全部由8086直接提供，因此系统中的总线控制电路可减到最少；最大工作模式用于多处理机系统，8086作为主处理器，其它的处理器为协处理器，协助主处理器工作。在最大工作模式下，系统所需要的控制信号均由总线控制器8288提供。

4．分析8086CPU两个中断输入引脚的区别，以及各自的使用场合。

解：INTR是非屏蔽中断请求信号，输入，高电平有效。该信号是中断源向CPU发出的中断请求信号。CPU响应中断请求后，CPU在 INTA 引脚上发出两个连续的负脉冲，以便由中断控制器提供中断类型号。

NMI是非屏蔽中断请求信号，输入，正跳变有效。这类中断不受中断允许标志IF的影

。

20欢迎下载