10 为了解决多个（ ）同时竞争总线（ ），必须具有（ ）部件。 二、证明题

设?x?补?x0x1x2??xn,求证：???x0.x0x1x2??xn

?2?补?x?三、计算题

设存储器容量为128M字，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期??50ns。问顺序存储器和交叉存储器的带宽各是多少？ 四、分析题

请在下表中第二列，第三列填写简要文字对CISC和RISC的主要特征进行对比： 比较内容 （1） 指令系统 （2） 指令数目 （3） 指令格式 （4） 寻址方式 （5） 指令字长 （6） 可访存指令 （7） 各种指令使用频率 （8） 各种指令执行时间 五、设计题

如图所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），DM为数据存储器（受R/W信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。

CISC RISC A总线IMi指令存储器PCiIRiARiR/WDRiR0iR1iR2iR3iX??IMPCIRARDMDRR0R1R2R3YALU旁路器IMo+1IRoDRoB总线R0oR1oR2oR3oALUo 图1

① “SUB R3，R0”指令完成(R0)?(R3)?R0的功能操作，画出其指令周期流

程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。 ② 若将“取指周期”缩短为一个CPU周期，请在图上先画出改进的数据通路，

然后在画出指令周期流程图。此时SUB指令的指令周期是几个CPU周期?与第①种情况相比，减法指令速度提高几倍？ 六、 分析题

如下图所示，这是一个二维中断系统，请问：

⑴在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。

⑵若CPU现执行设备C的中断服务程序，IM2、IM1、IM0的状态是什么？如果CPU执行设备H的中断服务程序，IM2、IM1、IM0的状态又是什么？ ⑶每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？

⑷若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？

高优先权低高中断优先级排队电路与中断控制逻辑0IM210IR212级IR设备A设备B设备C优1级IR设备D设备E设备F先权0IM110IR110IM010IR010级IR设备G设备H设备ICPU低一维、二维多级中断结构

研究生入学试卷（七）

一、填空题

1 双端口存储器和多模块交叉存储器属于（ ）存储器结构，前者采用（ ）技术，后者采用（ ）技术。

2 移码表示法主要用于表示（ ）数的阶码，以便于比较两个（ ）的大小和（ ）操作。

3 堆栈是一种特殊的数据寻址方式，它采用（ ）原理。按结构不同，分为（ ）堆栈和（ ）堆栈。

4 总线仲裁部件通过采用（ ）策略和（ ）策略，选择一个主设备作为总线的下一次主控方，接管（ ）权

5 并行处理技术已经成为计算机发展的主流，它可以贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式：（ ）并行、（ ）并行、（ ）并行。 6 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的（ ）编码。

7 多媒体CPU是带（ ）技术的处理器。它是一种（ ），（ ）技术，特别适用于（ ）处理。

8 衡量总线性能的重要指标是（ ），它定义为总线本身所能达到的最高（ ）

速率。PCI总线的总线带宽可达（ ）。

9 光盘是多媒体计算机不可缺少的外存设备。按读写性质分，光盘有（ ），（ ），（ ）型三类光盘。

10 DMA技术的出现，使得（ ）可以通过（ ）直接访问（ ），同时，CPU可以继续执行程序。 二、简答题

指令和数据都用二进制代码存放在主存中，CPU如何区分读出的代码是指令还是数据。 三、证明题

用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。 四、分析题

某机的指令格式如下所示：

15 10 9 8 7 0 操作码OP X 位移量D

X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器Rx1寻址；X=10：用变址寄存器Rx2寻址；X=11：相对寻址

设（PC）=5431H，（Rx1）=3515H，（Rx2）=6766H（H代表十六进制数），请确定下列指令中的有效地址。

（1）8341H （2）1438H （3）8134H （4）6228H 五、分析题

如图所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU在执行完当前指令时转向对中断请求进行服务。

存储器 CPU 中断请求 响应 INTA I/O接口 设备D 设备C 设备B 设备A 图1

现假设：

⑴TDC为查询链中每个设备的延迟时间；

⑵TA、TB、TC、TD分别为设备A、B、C、D的服务程序所需的执行时间； ⑶TS、TR分别为保存现场和恢复现场所需的时间；

⑷主存工作周期为TM；

⑸中断批准机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。

试问：在确保请求服务的四个设备都不会丢失信息的条件下，中断饱和的最小时间是多少？中断极限频率是多少？ 六、设计题

某计算机有如图所示的功能部件，其中M为主存，MDR为主存数据寄存器，MAR为主存地址寄存器，R0~R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C，D为暂存器，ALU为算术逻辑单元，移位器可以左移、右移、直通传送。

⑴将功能部件连接起来，组成完整的数据通路，并用单向或者双向箭头表示信息传送方向。 ⑵画出“ADD R1，(R2)”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直接传送至R1中。

⑶画出“ADD R1，R2”指令周期流程图。该指令的含义是将R1中的数与R2中的数相加，相加的结果直通传送至R1中。

移位器 IR R0 MDR PC ALU C R1 M R2 D R3 MAR

研究生入学试卷（八）

一、填空题

1 运算器和控制器合在一起称为（ ），而将（ ）和存储器合在一起称为（ ）。 2 数的真值变成机器码可采用原码、（ ）和（ ）表示法，移码表示法便于表示浮点数的（ ）。

3 广泛使用的（ ）和（ ）都是半导体随机读写存储器，而（ ）存储器同时具有RAM和ROM的特点。

4 形成指令地址的方式称为（ ）方式，它分为（ ）寻址和（ ）寻址。 5 微型机的标准总线从16位的ISA总线发展到32位的（ ）总线和（ ）总线，又进一步发展到64位的（ ）总线。

6 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器和1个指令指针寄存器（即程序计数器）外、还有64个（ ）和