图3.5.16 HUO A，#*指令流程图

图3.5.17、3.5.18 累加器A中值和03H相或存入累加器A

17

3.6 了解计算机硬件系统

3.6.1 8位全加器

图3.6.1.1 8位全加器

3.6.2 定点补码加减法逻辑图

图3.6.2.1 定点补码加减法逻辑图

18

3.7 运算器的逻辑组成及设计模型及综合实验

3.7.1 移位/取反实验

图3.7.1 程序运行跟踪结果图

图3.7.2、3.7.3 立即数01H存入累加器A

图3.7.4、3.7.5 不带进位右移累加器A

19

图3.7.6、3.7.7 带进位左移累加器A

图3.7.8、3.7.9 累加器A内容取反

图3.7.10 输出累加器A内容

20