Y?S2S1S0D0?S2S1S0D1?S2S1S0D2?S2S1S0D3?S2S1S0D4?S2S1S0D5?S2S1S0D6?S2S1S0D7?m0D0?m1D1?m2D2?m3D3?m4D4?m5D5?m6D6?m7D7将L与Y比较可得： D0=D2=D3=D6=D7=0，D1=D4=D5=1
将A、B、C分别与地址输入端S2、S1、S0连接，逻辑电路如图所示：
D7ED6YD5D4YD374HC151D2D1D0S2S1S010ABCL?ABC?ABC?ABC
（2）L?(AeB)eC?ABC?ABC?ABC?ABC?m1?m2?m4?m7 D0=D3=D5=D6= 0，D1=D2=D4=D7=1
D7ED6YD5D4YD374HC151D2D1D0S2S1S010ABCL?(AB)C
应用已介绍过的集成组合逻辑电路设计一个数据传输电路，其功能是在3位通道选择信号的控制下，将8个输入数据中的任何一个传送到相对应的输出端输出。
I0I1I7通道选择信号通道选择信号Y0Y1Y7
解：应用教材中介绍的中规模组合逻辑电路8选1数据选择器74HC151和3线8线译码器74HC138（作为分配器使用）各一片组成数据传输电路，逻辑电路图如下：
+5VI7I6I5I4I3I2I1I0A2A1A0EY74HC151YEE1E2Y7Y6Y5Y474HC138Y3Y2Y1A2A1A0Y0S2S1S0
电路通过74HC151根据通道选择信号A2A1A0选择数据，通过74HC138分配至由A2A1A0决定的输出端。
试用数值比较器74HC85设计一个8421BCD码有效性测试电路，当输入为8421BCD码时，输出为1，否则输出0。
解：8421BCD码的范围是0000~1001，即所有有效的8421BCD码均小于1010。用74HC85构成的测试电路如下图所示，将8421BCD码输入接A3A2A1A0，B3B2B1B0接1010，当输入的8421BCD码小于1010时，FA BCD码输入A3A2A1A01010001IA>BIA=BIA 试用若干片74x283构成一个12位二进制加法器画出连接图。 解：构成一个12位二进制加法器需要3片74x283以串行进位的方式进行连接，逻辑电路图如下所示： A11B11A10B10A9B9A8B8A3B3A2B2A1B1A0B0COCO74x283（2）S3S2S1S0S11S10S9S8C-1A7B7A6B6A5B5A4B4A3B3A2B2A1B1A0B0CO74x283（1）S3S2S1S0S7S6S5S4C-1A3B3A2B2A1B1A0B0A3B3A2B2A1B1A0B0CO74x283（0）S3S2S1S0S3S2S1S0C-10 第五章作业答案 分析图题所示电路的逻辑功能，列出功能表。 S1&QR1&图题5.2.1Q 解：方法（1） 将图题所示电路与由与非门构成的基本RS锁存器比较，发现该电路与后者仅在信号输入端分别多了一个非门，而后者为低电平有效的基本RS锁存器，因此该电路为 高电平有效的RS锁存器，功能表如下： S 0 0 1 1 R 0 1 0 1 Q 不变 0 1 0 Q 不变 1 0 0 锁存器状态 保持 0 1 不确定 方法（2） 由逻辑电路图可以得到Q端和Q端的逻辑表达式 Q?SgQn Q?RgQ 根据上面的逻辑表达式，可以得到该锁存器的功能表如下所示： （略，同上表） 触发器的逻辑电路如图题所示，确定其属于何种电路结构的触发器，并分析工作原理。 D C TG1 TG C CP 1 C C C & G1 C TG3 TG C C & G3 1 1 Q Q TG2 TG C TG4 TG C SD RD & G2 & G4 解：图题所示电路是由两个传输门控D锁存器构成的CMOS主从D触发器。其中TG1、TG2 和G1、G2构成主锁存器，TG3、TG4和G3、G4构成从锁存器，SD和RD分别为直接置1端和直接置0端。当触发器处于工作状态时，应将他们置于高电平。 工作原理分析： （1）当CP=0时，C=0，C=1，TG1、TG4导通，TG2、TG3断开。此时D信号进入锁存器，G1输出D，并随D变化。由于TG3断开、TG4导通，主从锁存器相互隔离，从锁存器构成双 稳态存储单元，使触发器的输出维持原来的状态不变。 （2）当CP由0跳变到1后，C=1，C=0，TG1、TG4断开，TG2、TG3导通。此时D信号与主锁存器之间的联系被切断，TG2的导通使主锁存器维持在CP上升沿到来之前瞬间的状态。同时由于TG3导通，G1输出信号送到Q端，得到Qn?1?D，并且在CP=1期间保持不变。 （3）当CP由1跳变到0后，再次重复（1）的过程。 上升沿和下降沿触发的D触发器的逻辑符号及时钟信号CP(CP)的波形如图题所示，分别画出他们Q端的波形。设触发器的初始状态为0。 解：上升沿和下降沿触发的D触发器Q端的输出分别为Q1和Q2，输出波形如下： CP(CP)DQ1Q2 设下降沿触发的JK触发器的初始状态为0，CP、J、K信号如图题所示，试画出触发器Q端的输出波形。 解：触发器Q端的输出波形如下： CPJKQ 两相脉冲产生电路电路如图题所示，试画出在CP作用下Φ1和Φ2的波形，并说明Φ1和Φ2的时间关系。各触发器的初始状态为0。