该电路为1位数全加器。A、B为被加数及加数，Ci为低位进位，S为和，C0为高位进位。

4.1.7 分析图题4.1.7所示逻辑电路的功能。

解：由逻辑电路写出表达式

S0?A0?B0C0?A0B0S1?A1?B1?A0B0C1?A1B1?(A1?B1)A0B0列出真值表，如表题解4.1.7所示

由逻辑表达式和真值表可判断该电路是2位数全加器。A1A0、B1B0分别为2为被加数及加数，S1、S0为和，C0为A0、B0相加向高位的进位，C1为A1、B1及C0相加向更高位的进位。

4.1.8 分析图题4.1.8所示逻辑电路的功能。

解： 按照组合逻辑电路的分析步骤进行。

(1) 根据逻辑电路可写出各输出端的逻辑表达式，并直接进行化简和变换。

L4?ABC?A?B?CL3?BC?BC?BC?BC L2?CL1?DF?AB?AC?AB?AC

(2) 列写出真值表，如表题解4.1.8所示。

(3) 确定逻辑功能。分析真值表可知，当ABCD所表示的二进制数小于或等于9时，输出L4L3L2L1为对应输入的十进制数9的补码.列如，对十进制数8求9的补码为9-8=1.同时标志位F输出为0，当输入的二进制数大于9时，输出与输入已不是上述的逻辑关系，并且标志位F输出为1，说明此时电路输出的是伪码。这个电路逻辑功能是计算十进制数9的补码。

4.2 组合逻辑电路的设计

4.2.1 试用2输入与非门设计一个3输入的组合逻辑电路.当输入的二进制码小于3时，输出为0;输入大于等于3时，输出为1。

解：根据组合逻辑的设计过程，首先确定输入、输出变量，列出真值表，由卡诺图化简得到最简与或式，然后根据要求对表达式进行变换，画出逻辑图。

(1)设输入变量为A、B、C，输出变量为L，根据题意列真值表，如表题解4.2.1所示。 (2)由卡诺图化简， ，如图题解4.2.1(a)所示，经过变换得到逻辑表达式为 L?A?BC?ABC

(3)用2输入与非门实现上述逻辑表达式， ，如图题解4.2.1(b)所示.

4.2.2 试设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1.可以采用各种逻辑功能的门电路来实现.

解： (1) 按照组合逻辑电路的设计步骤，设4个输入为A、B、C、D，输出为L 。当ABCD中有奇数个1，输出L=0；当ABCD有偶数个1或没有1，输出为L=1，由此列出真值表， 如表题解4.2.2所示。

(2)由真值表画卡诺图， 如图题解4.2.2(a)所示.

(3)由卡诺图写出逻辑表达式，并进行变换得

L?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?AB(CD?CD)?AB(CD?CD)?AB(CD?CD)?AB(CD?CD)

?ABC?D?AB(C?D)?AB(C?D)?AB(C?D)?(AB?AB)C?D?(AB?AB)(C?D)?(A?B)(C?D)?(A?B)(C?D)?A?B?C?D

由逻辑表达式可见，用异或门可以化简逻辑电路，因此，由异或门和非门构成的逻辑电路，如图题解4.2.2(b)所示。

4.2.3 试设计一个4输入 4输出逻辑电路.当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相同。可以采用各种逻辑功能的门电路来实现。

解：设输入变量为A0、A1、A2、A3，输入变量为L0、L1、L2、L3，C为控制信号，由题意可知，C=0时，Li?Ai；C=1时，Li=Ai；所以，可以直接写出逻辑表达式

Li?AiC?AiC (i=0，1，2，3)

异或门比同或门更常用，将上式变化为异或表达式

Li?Ai?C (i=0，1，2，3)

分别用三态门、异或门和非门实现的逻辑电路如图题解4.2.3（a）、（b）所示。

4.2.4 试设计一可逆的4位码转换电路。当控制信号C=1时，它将8421码转换为格雷码；C=0时， 它将格雷码转换8421码。可以采用任何门电路来实现。