4）存储器数据寄存器MDR：存放写入到内存或从内存读出的数据或指令
5）存储器地址寄存器MAR：存放写入到内存或从内存读出的数据或指令的地址 4、简述微程序控制的基本原理。 判断题
1.一个指令周期由若干个机器周期组成。T
2.非访内指令不需从内存中取操作数，也不需将目的操作数存放到
内存，因此这类指令的执行不需地址寄存器参与。F（这类指令不访存, 即不从内存中取操作数。它一般需要两个CPU周期, 即取指译码周期和执行周期。第1个CPU周期为取指、译码周期CPU要完成以下三个操作： ●从内存中取出指令； ●指令（PC）指针加1；
●对指令操作码进行译码并执行该指令的操作。 第2个CPU周期为执行周期， ）
3.组合逻辑控制器比微程序控制器的速度快。T
4.流水线中的相关问题是指在一段程序的相邻指令之间存在某种信 赖关系，这种关系影响指令的执行。T
5.微程序控制控制方式与硬布线控制方式相比, 最大的优点是提高了 指令的执行速度。F
6.微程序控制器中的控制存储器可用PROM、EPROM或闪存实现。F 7.指令周期是指人CPU从主存取出一条指令开始到执行这条指令完 成所需的时间。T
8.控制存储器是用来存放微程序的存储器, 它比主存储器速度快。T 9.机器的主频最快，机器的速度就最快。F(因为速度还与字长有关)
补充
? CPU每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。指令周期是取出并执行一条指令的时间
? 机器周期：（CPU周期）完成一个基本操作所需要的时间称为机器周期。（CPU访问一次内存所需要的时间）。机器周期是指cpu主频的倒数
? 一个CPU周期时间包含有若干个时钟周期，也称为振荡周期，定义为时钟脉冲的倒数。在一个时钟周期内，CPU仅完成一个最基本的动作 。时钟周期（通常称为节拍脉冲或T周期）是处理操作的最基本单位
? 时钟周期是最小单位，机器周期需要1个或多个时钟周期，指令周期需要1个或多个机器周期
? 指令执行过程：取指、计算地址、取操作数、运算送结果。
? 四种典型指令分析：非访内指令（这类指令不访存, 即不从内存中取操作数。它一般需要两个CPU周期, 即取指译码周期和执行周期）、直接访内指令（这类指令是直接访问内存, 即直接从内存中取操作数。一般需要三个CPU周期）、间接访内指令（需要四个CPU周期）、程序控制指令（这类指令的功能是改变指令执行的顺序, 其指令周期也由两个CPU周期组成）结论：任何一条指令的第一个周期都应该是取指周期。 ? 控制存储器(CS)：用来存放微程序的存储器，该存储器主要存放控制命令（信号）与下一条执行的微指令地址(简称为下址)。 一般计算机指令系统是固定的，所以实现指令系统的微程序也是固定的，于是控制存储器可以用只读存储器实现。执行一条指令实际上就是执行一段存放在控制存储器中的微程序。
? 微指令分为两部分：控制字段(产生控制信号)，下址字段(指出下一条微指令的地址)。P186图
? 微指令的编译法：直接控制法、字段直接编译法（选出互斥的微命令，并将这些
9
微命令编成一组，成为微指令字的一个字段，用二进制编码来表示， 就是字段直接编译法。）字段间接编译法、常数源字段E.
? 微指令的格式：水平型微指令；垂直型微指令；混合型微指令。水平型微指令是直接控制法编码的，属于水平行微指令。其特点是一条微指令中定义并执行多个并行操作微命令。直接控制法、字段编译法（直接、间接）用在同一条水平型微指令中。 垂直型微指令是采用微操作码编译法，由微操作码规定微指令的功能。其特点是不强调实现微指令的并行控制功能，通常一条微指令只要求能控制一二种操作。其格式和指令相似：每条微指令有一个微操作码。 ? 水平型微指令和垂直型微指令的比较
（1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令差。 （2）水平型微指令执行一条指令时间短，垂直型微指令执行时间长。
（3）水平型微指令的微指令字长，微程序短；垂直型微指令字短，微程序长。 （4）用户难以掌握水平型微指令，垂直型微指令比较容易掌握。
? 控制器控制信号的产生是采用逻辑电路，也称组合逻辑电路控制方式。
? 组合逻辑控制器也称硬布线控制器。与微程序控制相比，硬布线控制的速度较快，主
要取决于逻辑电路的延迟。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。因此，近年来在某些超高速新型计算机结构中，又选用了硬布线控制器，或与微程序控制器混合使用 ? 硬布线控制与微程序控制之间最显著的差距在于： 1.实现
硬布线控制是通过组合逻辑电路产生操作命令的；硬布线逻辑电路不规整，走线复杂而凌乱，一旦设计好，一般是无法修改，添加和修改指令几乎是不可能的。
微程序控制是通过执行存放在控制存储器中的微程序产生的。微程序放在ROM之中，线路较为规整，指令的修改和添加只要更换ROM芯片即可，便于指令的扩充。所以，复杂指令集的计算机一般都采用微程序 ２.性能
同样的半导体工艺的水平下，微程序控制的速度要比硬布线控制低。
而硬布线逻辑的速度主要取决于电路的延迟，在超高速机器，对影响速度的关键部分，一般采用硬布线逻辑。在出现的RISC体系结构的计算机中，一般选用硬布线控制逻辑。 ? 控制器的控制方式：同步控制方式；异步控制方式；联合控制方式； 人工控制 ? 产生后继微指令地址的方法：以增量方式产生后继微地址、增量与下址字段结合产生
后继微地址 、多路转移方式、微中断方式。
第八章 第九章
一．判断题
1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 答：正确。 2．CPU可以直接访问主存，而不能直接访问辅存。 答：正确。 3．外（辅）存比主存的存储容量大、存取速度快。 答：错误。 4．动态RAM和静态RAM都是易失性半导体存储器。 答：正确。 5．Cache的功能全部由硬件实现。 答：正确。
6．引入虚拟存储器的目的是为了加快辅存的存取速度。 答：错误。
7．多体交叉存储器主要是为了解决扩充容量的问题。 答：错误。多体交叉存储器主要是为了提高存取速度，增加带宽。
8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 答：正确。 9．多级存储体系由Cache、主存和辅存构成。 答：正确。
10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 答：错误（由操作系统完成）。
10
选择：
1、计算机系统采用层次化存储结构是为了（D ） A）便于保存大量数据 B) 减小主机箱体积
C）便于读写操作 D）解决容量、速度、价格之间的矛盾 2、 为解决CPU与主存的速度匹配，可采用（B ）
A）辅存 B) Cache C）控存 D）闪存 3、Cache与主存之间的信息交换是通过（ B）
A）软件实现的 B) 硬件实现的 C）软件硬件结合实现的 D）用户调度实现的 4、虚拟存储是为了解决（ A）
A）主存容量不足采用的技术 B) 辅存容量不足采用的技术 C）控存容量不足采用的技术 D）Cache容量不足采用的技术 5.下面关于Cache的叙述，错误的是( D) A.高速缓冲存储器简称Cache B.Cache处于主存与CPU之间
C.程序访问的局部性为Cache的引入提供了理论依据 D.Cache的速度远比CPU的速度慢 7.存储器如果按存取方式．．．．
分类的话,可分为( D) A.CPU控制的存储器和外部设备控制的存储器两类 B.只读存储器和只写存储器两类
C.直接存取存储器和间接存取存储器两类
D.随机存取存储器,只读存储器,顺序存取存储器和直接存取存储器 8．二级存储体系是由如下存储器有机地组成一个整体( C)。 A、Cache与寄存器组 B、Cache与辅存 C、主存与辅存 D、高速缓冲存储器与外存 9、计算机的外围设备是指（D ）
A 输入输出设备 B 外存储器
C 远程通信设备 D CPU和内存以外的其它设备 10、下列不是输入设备的是（D ）
A）扫描仪 B) 触摸屏 C）摄像机 D）CRT 11、CRT显示器显示图型图像的原理是图型图像（ A）
A）由点阵组成 B) 由线条组成 C）由色块组成 D）由方格组成 12、32位真彩色显示器可显示的颜色种数为（ ） A）32种 B) 4K种 C）4M种 D）4G种 13、根据传送信息的种类不同，系统总线可分为（ ） A 地址总线、数据总线、控制总线 B 单总线、多总线
C 内部总线、外部总线 D PCI、ISA、EISA、VESA 2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 4．下列部件（设备）中，存取速度最快的是 B 。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是 C 。 A．扩大主存的容量
B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作
6．计算机的存储器采用分级存储体系的目的是 D 。 A．便于读写数据 B．减小机箱的体积
11
C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按 C 进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式
C．内容指定方式 D．地址指定与堆栈存取方式结合
8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为 D 。
A．23 B．25 C．50 D．20。
9．常用的虚拟存储器由 A 两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存
10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为 A 。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 二、填空题 1、多级层次存储结构的存储器件有： 主存储器 、 缓冲存储器 、 辅助存储器 。
2、Cache介于CPU之间，其速度比主存 快 、容量比主存 小 。其作用是 大大提高CPU的对存储器的存取速度 。 3、常见的主存到Cache的地址映像方式有： 直接映像 、 全相联映像 、 组相联映像 三种。
4、硬盘的存储容量常用GB表示，1GB= 2^10 MB。
5．使用Cache的目的是 弥补速度不足 ，存储管理由 硬件 实现。 6、打印机按印字原理可分为（击打式 ）和（非击打式）两大类。按工作方式可分为（ 串行 ）和（ 行式 ）打印机。 在主存到Cache的直接映像方式中，一个主存块可以映像到Cache中的唯一一个个指定块，这种方法的特点是地址变换速度 快 ，但容易产生块冲突.
1．对存储器的要求是 、 、 ，为解决这三者的矛盾，计算机、采用 体系结构。
答：速度快、容量大、成本低，分级存储体系。
2．CPU能直接访问 和 ，但不能访问 和 。 答：主存、CACHE、外存、I/O设备。
3．Cache的映射方式有 、 和 三种。其中 方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。
答：直接映象、全相联映象、组相联映象，组相联映象。
4．广泛使用的 和 都是半导体 存储器。前者的速度比后者快， 不如后者高。它们的共同缺点是断电后 保存信息。 答：依次为SRAM、DRAM、随机读写、集成度、不能。
5．闪速存储器能提供高性能、低功耗、高可靠性以及 能力，为现有的 体系结构带来巨大变化，因此作为 用于便携式电脑中。 答：瞬时启动、存储器、固态盘。
6．相联存储器不按地址而是按 访问的存储器，在Cache中用来存放 ，在虚拟存储器中用来存放 。
答：内容，行地址表，段表、页表和快表。
7．虚拟存储器指的是 层次，它给用户提供了一个比实际 空间大得多的 。
答：主-辅存，主存，虚拟地址。
12