实验五计数器的设计

刘予歆 14346015

一、 实验目的

使用JK触发器设计4位计数器；

区分同步计数器和异步计数器的不同原理。如果有可能，分析两者不同的竞争和冒险的原因；

学会添加一些门电路，让普通的计数器改造成部分计数的电路； 用触发器，设计194芯片（只在 protues做原理图）

二、 实验仪器

数电实验箱万用表示波器 74LS73 74LS00 74LS08 74LS20 三、实验原理

2．集成J-K触发器74LS73 ⑴ 符号：

图1 J-K触发器符号 ⑵ 功能：

表1 J-K触发器功能表 CP ↓ ↓ ↓ ↓ ↓ ↓ J 0 0 0 0 1 1 K 功能 0 1 0 1 0 1 0 1 0 0 1 1 保持 0 0 1 1 0 0 清零 置位 ↓ ↓ 1 1 1 1 0 1 1 0 翻转 ⑶ 状态转换图：

图2 J-K触发器状态转换图 ⑷ 特性方程：

三、 实验内容

实验说明：74LS73触发器的时钟接口是在下降沿发生状态的改变。 1、 设计一个16进制异步计数器

用前一个触发器，即较低位的输出接入下一个，即较高位的时钟输入，实现“频率二分”。

如下图为原理图。

这是实验过程中的波形图，

从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：００００、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、１０１１、１１００、１１０１、１１１０、１１１１。 然而图中有一些毛刺，经过放大，图片和毛刺产生原因的分析如下：

D0~D3是D8~D11的格雷码：

D8和D9的异或产生D0，D9和D10的异或产生D1，D10和D11的异或产生D2，而D11等于D3，

进过把毛刺放大，发现：毛刺边缘近似的和下方的BCD的波形图的对应的异或输入波段边缘对其。因为计数器的JK触发器是从左网右一步一步传递的有时间延迟，所以造成了BCD边沿电位相同，对格雷码产生短时间的低电位，即为毛刺。

2、 设计一个16进制同步步计数器

由于JK触发器的输入和输出中间有ＧＡＰ，利用时间极短的ＧＡＰ，让上一个，即较低位的触发器的输出状态来作为后一个，即较高为触发器的输入，当前触发器的所有较低位的触发器输出全部为１的时候，其输出状态才会改变。

以下是原理图

这是实验过程中的波形图，

从上到下对应二进制的较低位到较高位，从Ａ到Ｂ点对应数字：００００、０００１、００１０、００１１、０１００、０１０１、０１１１、１０００、１００１、１０１０、１０１１、１１００、１１０１、１１１０、１１１１。 然而图中有一些毛刺，经过放大，图片和毛刺产生原因的分析如下：