C.属于同步控制并有独立的时标系统，与中央控制的基准时标系统无关 D.属于同步控制和异步控制和结合 14.异步控制通常用于（A）。
A.CPU访问外部设备时 B.微程序控制器中 C.微型机的CPU控制中 D.硬布线控制器中
15.微操作信号发生器的设计与下列（A）因素基本无关。
A.CPU寄存器数量 B.指令系统 C.数据通路 D.机器指令 16.在计算机中，存放微指令的控制存储器隶属于（D）。 A.内存 B.外存 C.Cache D.CPU 17.在微程序控制中，把操作控制信号编成（A）。
A.微指令 B.微地址 C.操作码 D.程序
18.微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是（）。 A.字段直接编码 B.直接编码 C.字段间接编码 D.混合编码
19.某机微指令的操作控制部分长度为18位，采用分段直接编码，共分六段，各段分别为2、3、4、3、4、2位。则该机的微程序控制器中一条微指令最多能产生（C）个微指令。
A.216 B.217 C.218 D.219 20.垂直型微指令的特点是（C）。
A.微指令格式垂直表示 B.控制信号经过编码产生 C.采用微操作码 D.微指令的格式较长 21.在控制器的控制信号中，相容的信号是（C）的信号。
A.可以相继替代 B.可以相互代替 C.可以同时出现 D.不能同时出现 22.微地址是指微指令（D）。
A.在主存的存储位置 B.在堆栈的存储位置 C.在磁盘的存储位置 D.在控制存储器的存储位置 23.在采用断定方式的微指令中，下一条微指令的地址（D）。
A.在微指令计数器中 B.在程序计数器PC中 C.根据条件码控制 D.在当前的微指令中
24.在微程序控制器中，一般采用较简单的（C）时序系统。
A.同步 B.异步 C.微周期-脉冲 D.机器周期-时钟周期-脉冲 25.下列叙述中，正确的是（C）。
A.采用微程序控制器的处理器称为微处理器 B.控制器产生的所有控制信号称为微指令 C.微程序控制器比硬连线控制器更加灵活 D.微处理器的程序称为微程序 26.下列说法正确的是（C）。
A.微程序控制方式和硬布线方式相比较，前者可以使指令的执行速度更快 B.若采用微程序控制方式，则可用CMAR代替PC C.控制存储器可以用ROM实现 D.指令周期也称为CPU周期
27.硬布线控制器和微程序控制器相比，下列说法正确的是（B）。 A.硬布线控制器是在控制存储器和微指令的寄存器直接控制下实现的 B.硬布线控制器设计复杂繁琐，适合于RISC结构 C.微程序控制器是用时序逻辑电路来实现的 D.微程序控制器比硬布线控制器的速度高
28．根据流水线中各段在同一时间是否允许有多种连接方式，可把流水线分为（B）。 A.线性流水线与非线性流水线 B.静态流水线与动态流水线 C.水平流水线与垂直流水线 D.串行流水线与并行流水线
21
29.若采用度为的超标量流水线处理器。每条指令分为4个子过程，每个子过程用时?t，连续执行12条指令，只需（B）。
A.3?t B.5?t C.7?t D.9?t 30.超流水线技术是（B）。 A.将流水线进一步细分
B.缩短原来流水线的处理器周期
C.在每个时钟周期内同时并发多条指令
D.把多条并行操作的指令组合成一条具有多个操作码字段的指令 综合应用题
1.一个完整的指令周期包括哪些CPU工作周期？
2.假设某机平均执行一条指令需要两次访问内存，平均需要3个CPU周期，每个CPU周期平均包含4个节拍周期。若机器主频为240MHz，问：
1）若主存为“0等待”（即不需要插入等待周期），则执行一条指令的平均时间为多少？ 2）若每次访问内存需要插入2个等待周期，则执行一条指令的平均时间又是多少？
3.某机的CPU结构如图5-17所示，其中包括一个累加器ACC、一个状态寄存器和其他4个寄存器，各部分之间的连接表示数据通路，箭头表示信息传送方向。 主存储器M1）标明4个寄存器的名称。
CPU2）简述取指令的数据通路。
ac3）简述完成指令LDA X的数据通路（X为主存地址，LDA
的功能为（X）?ACC）。 ACCb4）简述完成指令ADD Y的数据通路（Y为主存地址，ADD
的功能为（ACC）+（Y）?ACC）。
ALUd+15）简述完成指令STA Z的数据通路（Z为主存地址，LDA的功能为（ACC）?Z）。
状态寄存器操作 控制器
图 5-17 CPU结构 4.单总线CPU结构如图5-18所示，试写出加法指令ADD R0， Offs（R1）的读取和执行流程。其中，R0表示目的寻址为寄存器寻址；Offs（R1）表示源寻址为变址寻址，Offs是偏移量，R1是变址寄存器。
总线ABUSDBUS控制信号MEMPSW+15.设CPU中各部件及其相互连接关系如图5-19所示。
图5-19中，W是写控制标志；R是读控制标志；R1、R2是暂存器。
1）写出指令ADD #a（#为立即寻址特征，隐含的操作数在ACC寄存器中）在执行阶段所完成的微操作命令及节拍安排。
22
指令译码\\控制器ALUARDRPCR0IRR3YAZ...B 图 5-18 单总线CPU结构
2）假设要求在取指周期实现PC+1?PC，且由ALU完成此操作（即ALU可以对它的一个源操作数完成加1的运算）。以最少的节拍写出取指周期全部微操作命令及节拍安排。
WR存储器MARMDRACCIRR1PC微操作命令形成部件CPU内部总线R2ALU 图 5-19 CPU中各部件及其相互连接关系
6.1）说明控制器的主要功能。
2）控制器CU有哪几种设计方法？主要特点是什么？ 3）写出完成指令ADD AX，BX，在上述设计方法中的具体微操作和节拍安排（不必考虑重叠）。 7.流水线中有三类数据相关冲突；写后读（RAW）相关；读后写（WAR）相关；写后写（WRW）相关。判断以下三组指令各存在哪种类型的数据相关。 1）I1 ADD R1，R2，R3; (R2+R3)?R1 I2 SUB R4，R1，R5; (R1-R5)?R4
2）I3 STA M(x)，R3; (R3)?M(x), M(x)是存储器单元 I4 ADD R3， R4, R5; (R4+R5)?R3 3）I5 MUL R3，R1，R2; (R1)×(R2)?R3 I6 ADD R3，R4，R5; (R4+R5)?R3
8.假设指令流水线分八个过程段，若每个过程段所需的时间为T，试问完成100条指令共需多少时间？
9.今有四级流水线，分别完成取指（IF）、译码并取数（ID）、执行（EX）、写结果（WR）四个步骤。假设完成各步操作的时间依次为100ns、100ns、70ns、50ns。 1）流水线的时钟周期应取何值？
2）若相邻的指令发生数据相关，那么第二条指令安排推迟多少时间才能不发生错误？ 3）若相邻的指令发生数据相关，而不推迟第二条指令的执行，可采取什么措施？ 10.指令流水线有取指（IF）、译码(ID)、执行（EX）、访存(MEM)、写回寄存器堆（WB）五个过程段，共有12条指令连续输入此流水线。
1）画出流水线处理的时空图，假设时钟周期为100ns。 2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。 3）求流水线处理器的加速比。 第6章 总线 例题精析
1. 挂接在总线上的多个部件（）。
A. 只能分时向总线发出数据，并只能分时从总线接收数据 B. 只能分时向总线发出数据，但可同时从总线接收数据 C. 可同时向总线发出数据，并同时从总线接收数据
D. 可同时向总线发出数据，但只能分时从总线接收数据 2. 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（）。
A.10MB/s B.20MB/s C.40MB/s D.80MB/s 3.“总线忙”信号由（）建立。
23
A.获得总线控制权的设备 B.发出“总线请求”的设备 C.总线控制器 D.CPU 4.波特率表示线路上（）。
A.信号的传输速率 B.有效信号的传输速率 C.校验信号的传输速率 D.干扰信号的传输速率
5.某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒传送480个字符，那么该设备的数据传输率为（）。
A.380位/s B.4800字节/s C.480字节/s D.4800位/s 6.下列选项中的英文缩写均为总线标准的是（）。
A.PCI、CRT、USB、EISA A.ISA、CPI、VESA、EISA
B.ISA、SCSI、RAM、MIPS D.ISA、EISA、PCI、PCI-Express
7.一总线采用32位复合传输技术，在一个时钟周期可传输一个32位地址或数据，数据传输方式为：先传输地址，间隔两个时钟周期后传送数据，再间隔一个时钟周期又传送地址。求该总线的最大数据传输率。
8.设一个32位的微处理器配有16位的外部数据总线，时钟频率为50MHz，若总线传输的最短周期为4个时钟周期，试问处理器的最大数据传输率是多少？若想提高一倍数据传输率，可采用什么措施？
试题精选 单项选择题
1.总线从设备是（）。
A.掌握总线控制权的设备 B.申请作为从设备的设备 C.被主设备访问的设备 D.总线裁决部件 2.通常单处理器系统的总线分为（）。
A.片内总线、系统总线和通信总线 B.数据总线、地址总线和控制总线 C.系统总线、内存总线和I/O总线 D.ISA总线、VESA总线和PCI总线 3.系统总线中的数据线、地址线盒控制线是根据（）来划分的。 A.总线所处的位置 B.总线传输的方向 C.总线传输的内容 D.总线传输的时间 4.系统总线是用来连接（）。
A.寄存器和运算器部件 B.运算器和控制器部件 C.CPU和存储器 D.接口和外部设备 5.在系统总线中，地址总线的位数与（）有关。
A.机器字长 B.存储单元个数 C.存储字长 D.存储器带宽 6.CPU通过（）来识别传送的信息是地址还是数据。
A.总线的类型 B.控制器数据寄存器MDR C.存储器地址寄存器MAR D.控制单元CU 7.计算机使用总线结构便于增减外设，同时（）。
A.减少了信息传输量 B.提高了信息的传输速度 C.减少了信息传输线的条数 D.提高了信息传输的并行性 8.下列叙述中不正确的是（）。
A.在双总线系统中，访存操作和输入/输出操作各有不同的指令 B.系统吞吐量主要取决于主存的存取范围
C.总线的功能特性定义每一根线上的信号的传递方向及有效电平范围
D.早期的总线结构以CPU为核心，而在当代的总线系统中，由总线控制器完成多个总线请求者之间的协调与仲裁
24