2009年真题
1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据
是
A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元
2.
一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分
A.x=0000007FHB.x=0000007FHC.x=0000007FH
，，，
别y=FFF9Hy=FFF9Hy=FFF7H
，，，
是
z=00000076H z=FFFF0076H z=FFFF0076H
D.x=0000007FH，y=FFF7H，z=00000076H
3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5和7位（均含2位符号位）。若有两个数x=27*29/32，y=25*5/8，则用浮点加法计算x+y的最终结果是 A.
001111100010
B.
001110100010
C. 010000010001 D. 发生溢出
4.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 A. 0 B. 1
C. 4
D. 6
5.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROMA．1，15 C．1，30
芯
片BD．2，30
数
和．
RAM
芯2
片
数
，分
别
是 15
6.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转
移
指
令
成
功
转 D. 2009H
以
后
目
标
地
址
是
A. 2006H
B. 2007H C. 2008H
7.A. B. C.
下RISCRISC
列RISC
大的关普多内
于遍数部
指通RISC
采令用
的用在寄
一存叙
述微个器
中程时数
钟量，序周相错控期对
内误
的制完CISC
是 器 成 多
D. RISC的指令数、寻址方式和指令格式种类相对CISC少
8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少
A. 90ns B. 80ns C. 70ns D. 60ns
是
9.相对于微程序控制器，硬布线控制器的特点是 A. 指令执行速度慢，指令功能的修改和扩展容易B. 指令执行速度慢，指令功能的修改和C.
扩
展
难
指令执行速度快，指令功能的修改和扩展容易
D. 指令执行速度快，指令功能的修改和扩展难
10.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为A. 10MB/s
B. 20MB/s C. 40MB/s
10MHz，则总线带宽是 D. 80MB/s
11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问CacheA. 5%
缺失（未命中）50
D. 95%
次，则Cache
的命中率是
B. 9.5% C. 50%
12.
下
列
选
项
中
，
能
引
起
外
部
中
断
的
事
件
是
A. 键盘输入 B. 除数为0 C. 浮点运算下溢 D. 访存缺页
2010年真题
1.下列选项中，能缩短程序执行时间的措施是： Ⅰ.提高CPU时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化 A.仅Ⅰ和Ⅱ
B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ
D.Ⅰ、Ⅱ和Ⅲ
2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是 A.r1×r2
B. r2×r3 C. r1×r4
D. r2×r4
3.假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是 Ⅰ.i==（int）（float）I Ⅱ.f==（float）（int）f Ⅲ.f==（float）（double）f A.仅Ⅰ和Ⅱ
Ⅳ.（d+f）-d==f
B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ
D.仅Ⅲ和Ⅳ
4.假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的A.0000H
最
小
B.0600H C.0700H
地
D.0800H
址
是
5.下列和
有关ROM和
RAM和ROM的叙述中，正确的是
Ⅰ.RAMⅡ.RAMⅢ.RAMⅣ.RAM
是易失性存储器，ROM
ROMROM B.
都仅
D.仅Ⅱ、Ⅲ和Ⅳ
都需
可
是非易失性存储器
用进
作行和
刷
Cache 新 Ⅲ
都采用随机存取方式进行信息访问
要Ⅱ
和
A.仅Ⅰ和Ⅱ
C.仅Ⅰ、Ⅱ和Ⅳ
6.下列命中组合情况中，一次访存过程中不可能发生的是 A.TLBB.TLBC.TLB
未未命
命命中
中中，，
Cache，Cache
未未
命命命
中中中
，，，Page
PagePage
未
命命命
中 中 中
Cache
D.TLB命中，Cache命中，Page未命中
7.
下
列
寄
存
器
中
，
汇
编
语
言
程
序
员
可
见
的
是
A.存储器地址寄存器（MAR） B.程序计数器（PC） C.存储器数据寄存器（MDR） D.指令寄存器（IR）
8.下列选项中，不会引起指令流水线阻塞的是 A.数据旁路（转发） C.条件转移
B.
D.资源冲突
数
据
相
关
9.
下
列
选、、、项
中
的CRTCPISCSI
英
文
缩、、、
写
均
为USBVESARAM
总
线
标、、、
准
的
是 EISA EISA MIPS
A.PCIB.ISAC.ISA
D.ISA、EISA、PCI、PCI-Express 10.单级中断系统中，中断服务程序内的执行顺序是 Ⅰ.保护现场
Ⅱ.
开
中
断