解．4M×8 位的芯片数据线应为 8 根，地址线应为 log24M=22 根，而 DRAM 采用地址 复用技术，地址线是原来的 1/2，且地址信号分行、列两次传送。地址线数为 22/2=11 根，所以地址引脚与数据引脚的总数为 11+8=19 根，选 A。
此题需要注意的是 DRAM 是采用传两次地址的策略的，所以地址线为正常的一半，这 是很多考生容易忽略的地方此题需要注意的是 DRAM 是采用传两次地址的策略的，所以地址线为正常的一半，这 是很多考生容易忽略的地方。
采用指令 Cache 与数据 Cache 分离的主要目的是 。 A．降低 Cache 的缺失损失 B．提高 Cache 的命中率 C．降低 CPU 平均访存时间
D．减少指令流水线资源冲突
解．把指令 Cache 与数据 Cache 分离后，取指和取数分别到不同的 Cache 中寻找，那么 指令流水线中取指部分和取数部分就可以很好的避免冲突，即减少了指令流水线的冲突。
17．某计算机有 16 个通用寄存器，采用 32 位定长指令字，操作码字段（含寻址方式位） 为 8 位，Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若 基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store 指令中偏移量的取值范 围是 。
A．-32768 ~ +32767 C．-65536 ~ +65535
B．-32767 ~ +32768 D．-65535 ~ +65536
解．采用 32 位定长指令字，其中操作码为 8 位，两个地址码一共占用 32-8=24 位，而 Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址，机器中共有 16 个 通用寄存器，则寻址一个寄存器需要 log216=4 位，源操作数中的寄存器直接寻址用掉 4 位， 而目的操作数采用基址寻址也要指定一个寄存器，同样用掉 4 位，则留给偏移址的位数为
24-4-4=16 位，而偏移址用补码表示，16 位补码的表示范围为-32768~+32767，选 A。
18．某计算机采用微程序控制器，共有 32 条指令，公共的取指令微程序包含 2 条微指 令，各指令对应的微程序平均由 4 条微指令组成，采用断定法（下地址字段法）确定下条微
指令地址，则微指令中下址字段的位数至少是 A．5 B．6 。 C．8 D．9 解．计算机共有 32 条指令，各个指令对应的微程序平均为 4 条，则指令对应的微指令 为 32*4=128 条，而公共微指令还有 2 条，整个系统中微指令的条数一共为
128+2=130 条，
所以需要?log2130?=8 位才能寻址到 130 条微指令，答案选 C。
19．某同步总线采用数据线和地址线复用方式，其中地址/数据线有 32 根，总线时钟频 率为 66MHz，每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据)，该总线的最大 数据传输率(总线带宽)是 。
A．132 MB/s
B．264 MB/s
C．528 MB/s
D．1056 MB/s
解．数据线有 32 根也就是一次可以传送 32bit/8=4B 的数据，66MHz 意味着有 66M 个 时 钟 周 期 ， 而 每 个 时 钟 周 期 传 送 两 次 数 据 ， 可 知 总 线 每 秒 传 送 的 最 大 数 据 量 为
66M×2×4B=528MB，所以总线的最大数据传输率为 528MB/s，选 C。
20．一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连 续单元读出或写入多个数据。这种总线事务方式称为 。
A．并行传输
B．串行传输
C．突发传输
D．同步传输
解．猝发(突发)传输是在一个总线周期中，可以传输多个存储地址连续的数据，即一次 传输一个地址和一批地址连续的数据，并行传输是在传输中有多个数据位同时在设备之间进 行的传输，串行传输是指数据的二进制代码在一条物理信道上以位为单位按时间顺序逐位传 输的方式，同步传输是指传输过程由统一的时钟控制，选 C。
21．下列有关 I/O 接口的叙述中，错误的是 ．．
。
A．状态端口和控制端口可以合用同一个寄存器 B．I/O 接口中 CPU 可访问的寄存器称为 I/O 端口 C．采用独立编址方式时，I/O 端口地址和主存地址可能相同 D．采用统一编址方式时，CPU 不能用访存指令访问 I/O 端口
解．采用统一编址时，CPU 访存和访问 I/O 端口用的是一样的指令，所以访存指令可以
访问 I/O 端口，D 选项错误，其他三个选项均为正确陈述，选 D。
22．若某设备中断请求的响应和处理时间为 100ns，每 400ns 发出一次中断请求，中断 响应所允许的最长延迟时间为 50ns，则在该设备持续工作过程中，CPU 用于该设备的 I/O 时间占整个 CPU 时间的百分比至少是 。
A．12.5%
B．25%
C．37.5%
D．50%
解．每 400ns 发出一次中断请求，而响应和处理时间为 100ns，其中容许的延迟为干扰 信息，因为在 50ns 内，无论怎么延迟，每 400ns 还是要花费 100ns 处理中断的，所以该设 备的 I/O 时间占整个 CPU 时间的百分比为 100ns/400ns=25%，选 B。