Sofer Technology Co., Ltd

图 33：SI Model Browser窗口的DML Models栏眉

选中内存芯片对应的MT41J256M8DA模型，然后点击下方的“Assign”按钮，确认弹出的提示栏后，内存回到Assign Models to Components窗口，选中寄存器芯片（“REG_DDR...”），然后点击下方的“Assign 芯片的模型就指定好了。

Exiting Model”按钮，在弹出SI Model Browser窗口选中TISSQE32882_ZAL_nomirror_noquad，再点击下方的“Assign”按钮，确认弹出的提示栏后，寄存器芯片的模型就指定好了。

编者注：EA32882_1p6.ibs和v79d.ibs文件都包含了多个芯片模型，它们所转换得到的dml模型也是一样，我们需要为芯片选择正确的模型。至于IBIS文件的架构以及如何选择正确的模型，不是本文重点，也就不再详述了。

按照之前已经提到的，Allegro 16.5版本已经能“直接”分配IBIS模型，无需事先转换成DML格式。 回到Assign Models to Components窗口，选中并联匹配排阻（“R04S...”），点击下方的“Create New

Model”按钮创建新的Espice模型，会弹出Create Espice Device Model窗口。

P 31 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

图 34：Create Espice Device Model窗口

修改Create Espice Device Model窗口的Model Name栏为“R04S00039O2010”（主要是去除原先命名中存在的可能的非法字符逗号），修改Single Pins栏为“1 8 2 7 3 6 4 5”（目的是使Allegro识别管脚1和管脚8，管脚2和管脚7，管脚3和管脚6，管脚4和管脚5分别构成一个电阻），保留Value值为“39”，OK退出。

还是回到Assign Models to Components窗口，剩下的两个器件分别是金手指（“DDR3_240PIN...”）和SPD芯片（“SPD_DDR3...”），本次仿真并不涉及，可以保留不做设置。当然，也可以手动创建默认的芯片模型，以避免审核时显示错误。选中金手指（“DDR3_240PIN...”），点击下方的“Create New Model”按钮创建新的模型，会弹出Create IBIS Device Model窗口。

图 35：在Create IBIS Device Model窗口中创建金手指模型

将Create IBIS Device Model窗口的“IN”栏（第一栏）包含所有Pins拷贝粘贴至“BI”栏（第三栏），其同样方式可创建SPD芯片的默认IBIS器件模型，但也建议在Create IBIS Device Model窗口修改管脚属性。 他栏保持默认不变，OK确认后即创建了金手指的默认IBIS器件模型。

P 32 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

图 36：在Create IBIS Device Model窗口中创建SPD模型

回到Assign Models to Components窗口后，点击“Next”按钮以进入下一环节。但这时SI Design Audit窗口再次弹出，警告本环节中还有一些元器件配置出现问题。

图 37：SI Design Audit窗口提示丢失的模型

SI Design Audit窗口提示的是当前RES_240OHM、RES_120OHM等模型丢失，而这些模型名称是原始的内存条公版设计文件所分配的，我们并没有获取对应的模型文件，自然是找不到。可以点击Resolve Errors栏中的“All”按钮，在弹出的Select Errors to be Resolved窗口中OK确认，Allegro PCB SI会自动给这些电阻分配默认模型。

P 33 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

图 38：Select Errors to be Resolved窗口自动修复模型丢失问题

在Select Errors to be Resolved窗口中OK确认后，如果不存在无驱动端或无接收端的扩展网络（Xnet），将直接进入到设置差分对环节，否则将进入Setup Xnets窗口修正存在问题的扩展网络。本案例按照本文的设置一路下来的话，将不存在有问题的扩展网络。

按照之前已经提到的，Allegro 16.5版本已经能“直接”分配IBIS模型，无需事先转换成DML格式，这里我在Allegro PCB SI中选择Analyze - Model Assignment，会弹出Signal Model Assignment窗口。在器件栏们做进一步说明。不过由于是否事先转换模型格式，仿真效果上并无区别，跳过这步亦无不可。

中选中内存芯片（“DDR3_X8_...”），点击下方的“Find Model”按钮，会弹出SI Model Browser窗口。

P 34 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.

Sofer Technology Co., Ltd

图 39：Signal Model Assignment窗口

在SI Model Browser中切换到IBIS Models栏眉，并将File Name Filter栏更改为通配符“*”，然后选中下方出现的v79.ibs（确保文件在库路径下），然后点击右下方的“Assign”按钮或“Translate”按钮。

P 35 / 85 http://www.sofer.cn Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd.