通信原理实验指导书 实验五 数字解调锁相环与位同步
数字鉴相器电原理图及波形图如图5-3（a）、图 5-3（b）所示。输出信号宽度正比于信号ui及u0上升沿之间的相位差，最大值为ui的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。
量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254B2完成（N0为量化级数，此处N0=52）。ud作为8254B2的门控信号，
ud为高电平时8254B2进行减计数，ud为低电平时禁止计数，计数结束后从8254B2读得的数字为
? Nd?N0?Nd?为ud脉冲宽度的量化值（下面用量化值表示脉冲宽度和时间间隔）式中Nd，
?，读数给束后再给8254B2写入计数常数N0 。读数时刻由8254A2控制，N0?Nd它工作在M1模式，计数常数为N0，ui作为门控信号。一个ui脉冲使8254A2产生一个宽度为N0的负脉冲，倒相后变为正脉冲送到89C51的INT1端，而89C51的外中断1被设置为负跳变中断申请方式。由于8254A2产生的脉冲宽度不小于
ud脉冲宽度且它们的前沿处于同一时刻，所以可以确保中断中请后对8254B2读数时它己停止计数。
数字环路滤波器由软件完成。可采用许多种软件算法，一种简单有效的方法是对一组N0作平均处理。设无噪声时环路锁定后ui与u0的相位差为N0/2 ，则在噪声的作用下，锁定时的相位误差可能大于N0／2 也可能小于N0／2。这两种情况出现的概率相同，所以平均处理司以减小噪声的影响， m个Nd值的平均值为 Nd??Ndi/m （5-2）
i?1m 31
通信原理实验指导书 实验五 数字解调锁相环与位同步
数字滤波器的输出为
Nc?N02?Nd （5-3）
数控振荡器由四个8254计数器及一些门电路构成，其原理框图如5—4所示，图中己注明了各个计数器的工作方式和计数常数。
以下分析环路的锁定状态及捕捉过程，此时不考虑噪声的影响。
环路开始工作时，软件使8254B0和8254B1输出高电平，从而使8254A1处于计数工作状态、8254B1处于停止计数状态，G6处于开启状态，8254A1输出一
??N0/2，由式（5-1）及个周期为N0的周期信号。若环路处于锁定状态，则Nd式（5-2）得Nd?N02。此时 89C51的P1，4口不输出触发脉冲，8254A0输出端仍保持初始化时的高电平，从而使8254B0的门控端G保持低电平、输出端0保
持高电平。这样可保持8254A1、8254B1的工作状态不变、环路仍处于锁定状态。
??N0/2，Nd?N02，P1，4口输出一个正脉冲u2，在u2作用若环路失锁，则Nd下，8254A0 输出一个宽度为N0的负脉冲，倒相后变为正脉冲u3送给G2，G2的另一个输入信号u1来自 8254A1。在G1输出的宽度为 N0的正脉冲持续时间内， 8254A1一定有（也只有）一个负脉冲信号输入，此负脉冲经G4倒相后与G1输出
的正脉冲相与后给8254B0的G端送一个触发信号u4 。在u4的作用下，8254B0输出一个宽度为N0-2 的负脉冲。在这段时间内，8254A1停止计数工作， 8254B1进行减计数且在此时间内的最后一个时钟周期输出一个负脉冲。8254B0输出的负脉冲的后沿重新启动8254A1，使它重新作÷N分频。设m＝l ，上述过程的有
?为环路锁定状态下数控振荡器的输出信号。由图关波形如图 5-5 所示，图中u0
32
通信原理实验指导书 实验五 数字解调锁相环与位同步
5-5可见，不管失锁时相位误差多少（不会大于N0），只要对数控振荡器作一次调整，就可使环路进入锁定状态，从而实现快速捕捉。
程序流程如图 5-6 所示，输入信号ui使 IEI 置“1”，且使8254B2计数，对 IEI 进行位操作时又使之置“0”。由于量化误差，故当Nd为N02，N02+ l 或 环路皆处于锁定状态，不对数控振荡器进行调整。程序中令 m = 16 ，N02-l 时，
进行16次鉴相后做一次平均运算，若发现环路失锁，则对数控振荡器进行一次调整。
控制器的作用是保证每次对8254B2进行读操作之前鉴相器只输出一个正脉冲，它由或门7432 ( US : B）及16分频器 74190 ( U13 ）组成。
锁相环程序清单见附录三。
33
通信原理实验指导书 实验五 数字解调锁相环与位同步
当数字环输入信号的码速率与数控振荡器的固有频率完全相同时，环路锁定后输入信号与反馈信号（即位同步信号）的相位关系是固定的且符合抽样判决器的要求（当然开环时它们的相位误差也是固定的，但不符合抽样判决器的要求）。输入信号码速率决定于发送端的时钟频率，数控振荡器固有频率决定于位同步器的时钟频率和数控振荡器固有分频比。由于时钟信号频率稳定度是有限的，故这两个时钟信号的频率不可能完全相同，因此锁相环输入信号码速率与数控振荡器固有狈率小可能完全相等（即环路固有频差不为0）。数字环位同步器是一个离散同步器，只有当输入信号的电平发生跳变时才可能对输入信号的相位和反馈信号的相位进行比较从而调整反馈信号的相位，在两次相位调整的时间间隔内，反馈信号的相位相对于输入信号的相位是变化的，即数字环位同步器提取的位同步信号的相位是抖动的，即使输入信号无噪声也是如此。
显然，收发时钟频率稳定度越高，数字环的固有频差就越小，提取的位同步信号的相位抖动范围越小。反之，对同步信号的相位抖动要求越严格，则收发时钟的频率稳定度也应越高。
位同步信号抖动范围还与数字位同步器输入信号的连“1”或“0”个数有关，连“1”或“0”个数越多，两次相位调整之间的时间间隔越长，位同步信号的相位抖动越大。
对于NRZ 码来说，允许其连“1”、连“0”的个数决定于数字环的同步保持时间t0。t0与收发时钟频率稳定度?、码速率RB 、允许的同步误差最大值
34