3、数据选择器的应用—实现逻辑函数

用数据选择器实现逻辑函数，方法与译码器相似，只是将出现的最小项对应的数据端接

入高电平，未出现的接低电平，将地址端作为自变量的输入端，则可以实现。

四、实验内容

1、测试双四选一数据选择器的逻辑功能。

在实验箱上接线，地址端A2、A1、A0、数据端D0～D7、使能端S接逻辑开关，输出端Y接逻辑电平显示器，按74LS153功能表逐项进行测试，记录测试结果。

表7－2

输 入 输 出 Y S 1 0 0 0 0 A1 × 0 0 1 1 A0 × 0 1 0 1 2、用数据选择器实现函数F=AB+C。参照原理图搭接电路，并观察电路的功能。用4选1数据选择器实现函数

F?ABC?ABC?ABC?ABC

函数F有三个输入变量A、B、C，而数据选择器有两个地址端A1、A0少于函数输入变量个数，在设计时可任选A接A1，B接A0，74LS153的表达式与函数F对照，得出： D0＝0， D1＝D2＝C， D3＝1

接线图如图7－4所示，测试并记录结果在表7-3。

表7－3

图7－4用74LS153实现函数

26

输 入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 输出 F 3、 用四选一数据选择器74LS153构成八选一数据选择器。 参照图7-5搭接电路，并观察电路的功能。

A1A014D0D1D2D3D4D5D6D7A2G1115S26543101112131D10D11D12D13D20D21D22D23S1A0A12Y17>1YY29G274LS153图7－5 74LS153构成八选一数据选择器

五、实验注意事项

1、注意74LS153控制端的信号。 2、数据选择器扩展时所用门电路的类型。

27

实验八 加法器

一、实验目的

1、掌握半加器、全加器的工作原理及逻辑功能。 2、集成加法器的应用。

二、实验设备及器件

1、数字逻辑电路实验箱 2、74LS283 1片 3、74LS04 1片 4、74LS00 1片 5、74LS51 1片 6、74LS85 1片

三、实验原理

1、半加器

不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。 2、全加器

考虑低位进位的加法称为全加。实现全加的电路，为全加器。 3、多位加法器 （1）串行多位加法 （2）并行多位加法

四、实验内容与步骤

1、用门电路实现全加器。

参照图8-1搭接电路，并测试其功能记录结果在表8-1。

表8-1 全加器真值表

Ci-1 Ai Bi

图8-1小规模集成电路设计的全加器

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci 28

2、用数据选择器实现全加器。

参照图8-2搭接电路，并观察电路的功能。

图8-2 用74LS138设计的全加器

3、用译码器实现全加器。

参照图8-3搭接电路，并观察电路的功能。

图8-3 用74LS153设计的全加器

4、用集成加法器74LS248实现代码转换电路。

要求：设计一个四位全加器电路，能够完成8421码到余三码的转换。

74LS248的引脚图如图8-4所示，按图8-5搭接电路，并将观察输出记录结果于表8-2。

5314126215117A1A2A3A4B174283B2B3B4CICO9S1S2S3S4411310

图8-4 74LS248的引脚排列 图8-5 8421码转换成余三码电路

29

表8-2

输 入 D C B A 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 输 出 Y3 Y2 Y1 Y0 五、实验注意事项

1、注意74LS151控制端的信号。

2、数据选择器扩展时所用门电路的类型。

附：集成芯片引脚图和功能表

30