实验九 触发器
一、实验目的
1、掌握集成D触发器和JK触发器的逻辑功能及触发方式。 2、掌握集成触发器的使用方法。
二、实验设备及器件
1、数字逻辑电路实验箱
2、74LS74 双D触发器 1片 3、74LS107双JK触发器 1片
三、实验原理
触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
1、JK触发器
在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS107双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图9－1所示。 JK触发器的状态方程为 Qn+1 ＝JQn＋KQn
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。
图9－1 74LS112双JK触发器引脚排列及逻辑符号
31
2、D触发器
在输入信号为单端的情况下，D触发器用起来最为方便。本实验采用上升沿触发的双D 触发器74LS74，引脚功能及逻辑符号如图9－2所示。
其状态方程为：Q
n+1
＝D
n
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。
图9－2 74LS74引脚排列及逻辑符号
四、实验内容
1、74LS74逻辑功能测试
1）直接置位（SD）端复位（RD）端功能测试。 利用逻辑开关改变
、
的逻辑状态（D,CP状态随意），观测相应的、状态，
从而总结出两个输入控制端的功能。将测试结果记入表9-1中
表9-1
2）Ｄ与CP端功能测试
从ＣＰ端输入单个脉冲,按下表改变开关状态。将测试结果记入表9-2中。
表9-2
输 入 输 出 Ｑ n+1CP D RD 1 0 SD 0 1 Q Q D 0 1 1 1 1 1 1 ０→１ 1 1 1 １→０ ０→１ １→０ CP 原状态Ｑ=0 原状态Ｑ=1 nn 32
2、74LS107逻辑功能测试。 1）直接置位（ 2）功能测试。
CP端加单脉冲，按表利用开关改变各端状态，状态记入表9-3。
表9-3
1 1 1 1 0 1 J 0 ）复位（）功能测试。
输 入 K 0 1 CP 0→1 1→0 0 1 1 0→1 1→0 0→1 1→0 0→1 1→0 输 出 Q 原状态Ｑ=0 nn+1原状态Ｑ=1 n 五、实验注意事项 正确判断触发器触发方式。
33
实验十 计数器逻辑功能测试及应用（一）
一、实验目的
1、熟悉中规模集成电路计数器74LS161的逻辑功能，使用方法及应用。 2、掌握构成任意进制计数器的方法。
二、实验设备及器件
1、数字逻辑电路实验箱
2、74LS161同步加法二进制计数器 1片 3、74LS00二输入四与非门 1片
三、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模同步二进制计数器74LS161 其引脚排列如图10-1，功能表如表10-1。
CR CP D0 D1 D2 D3 CTP GND 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 CT CT CP CC CO Q0 Q1 Q2 Q3 CTT LD V C LD图10-1 74LS161引脚排列
表10-1
输 入 输 出 Q0 Q1 Q2 Q3 MR PE CET CEP CLK P0 P1 P2 P3 0 × × × × × × × × 1 0 × × ↑ d0 d1 d2 d3 1 1 1 1 ↑ × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × 2、集成计数器构成任意进制计数器 （1）直接清零法
34
0 0 0 0 d0 d1 d2 d3 计 数 保 持 保 持 直接清零法是利用芯片的复位端和与非门，将N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到集成芯片的复位端，使输出回零。（2）预置数法
利用的是芯片的预置控制端和预置输入端D3D2D1D0，因是同步预置数端，所以只能采用N-1值反馈法。
（3）进位输出置最小数法
进位输出置最小数法是利用芯片的预置控制端和进位输出端CO，将CO端输出经非门送到端，令预置输入端D3D2D1D0输入最小数M对应的二进制数，最小数M=24-N。
（4）级联法
一片74LS161可构成从二进制到十六进制之间任意进制的计数器。利用两片74LS161，就可构成从二进制到二百五十六进制之间任意进制的计数器。依次类推，可根据计数需要选取芯片数量。当计数器容量需要采用两块或更多的同步集成计数器芯片时，可以采用级联方法将低位芯片的进位输出端CO端和高位芯片的计数控制端CTT或CTP直接连接，外部计数脉冲同时从每片芯片的CP端输入， 再根据要求选取上述三种实现任意进制的方法之一，完成对应电路。
四、实验内容
1、测试74LS161的逻辑功能，用数码显示管显示。并记录结果于表10-2。
计数脉冲 CP 0 1 2 3 4 5 6 7 8 9 10 11
2、用清零法将74LS161构成一个十进制计数器。 参考图10-2搭接电路，并画出状态转换图，如图10-3。
表10-1 计数逻辑状态 Q3 Q2 Q1 Q0 十进制数 35