四、实验要点
S3C44B0X的中断控制器有30个中断源。S3C44B0X支持新的中断处理模式称为（vectored interrupt mode），在多个中段请求发生时，由硬件优先级逻辑确定应该有哪个中断得到服务，同时硬件逻辑使中断相量表的跳转指令加载到（0X18或0X1C）位置，在该位置执行跳转指令使程序跳到相应的中断服务线程，因此相对与传统的ARM的软件方法能够大大减少中断进入延时。
分支指令机器代码= 0xea000000 +((
vector address 为中断源在中断相量表中的地址，即分支指令所在地址。分支指令机器代码有硬件自动产生。
中断优先级产生模块:
对于IRQ中断请求有一个中断优先级产生模块，如果中断向量模式使用和一个中断源被配置为ISQ中断，中断将被中断优先级产生模块处理。中断优先级产生模块处理包括五个单元：1个master单元，4个slave单元，每个slave单元管理6个中断源，包括4个可编程的优先级源(sGn)和2个固定优先级源(sGKn，其优先级在6个优先级源中最低，其中sGKA的优先级高于sGKB的优先级).。一个master单元管理4个slave单元mGn和2个中断源mGKn，用来确定4个38slave单元,和2个中断源的优先级mGKn，其中4个slave单元的优先级次序可编程，其中的2个中断源INT_RTC 和 INT_ADC中断源在26个中断源
中优先级最低，并且INT_RTC的优先级高于INT_ADC的优先级。
五、实验结果
实验四定时器实验
一、 实验目的
熟悉 S3C44B0 定时器的结构。
学习使用 S3C44B0 定时器的编程方法。
二、实验条件
Windows 平台的 ARM SDT 2.51 软件：ARM Project Manager 和 ARM Debugger；DebugServer.exe; EFLAG－ARM－S3C44.B0 实验箱。
三、实验内容
学习 S3C44B0定时器的结构。
理解 S3C44B0 定时器的工作原理，中断程序的调试。
四、实验要点
理解 S3C44B0 定时器的工作原理
五、实验结果
实验五A/D转化实验
一、实验目的
学习使用 S3C44B0 模数转换器的控制的方法。
二、实验条件
Windows 平台的 ARM SDT 2.51 软件：ARM Project Manager 和 ARM Debugger；DebugServer.exe; EFLAG－ARM－S3C44.B0 实验箱。
三、实验内容
使用 S3C44B0 内建的 A/D 转换器，对实验箱提供的正弦，方波，直流信号进行采集并通过穿行口，将采集到的数据显示在 pc 机上，程度较好的同学可将数据直接显示到系统的 LCD 屏幕上。