4、设CPU的地址总线16根（A15~A0，A0为低位），双向数据总线8根（D7~D0），

控制总线中与主存有关的信号有MREQ（访存控制信号，低电平有效），

WE（高电平为读命令，低电平为写命令）。主存地址空间分配如下（均

按字节编址）：

0000H~3FFFH为系统程序区，由只读存储芯片组成；

4000H~4FFFH为系统程序工作区，由SRAM组成；

6000H~9FFFH为用户程序区，也由SRAM组成。

现有如下存储芯片若干：

EPROM，8K×8位（控制端仅有CS）

SRAM,16K×1位，2K×8位，4K×8位，8K×8位

请从上述芯片值选择适当芯片设计该计算机主存储器。另外可选用门

电路和3/8译码器。

6

5、设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号，用WE作为读/写控制信号（高电平为读，低电平为写）。现有以下存储芯片：1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及3/8译码器和各种门电路。要求设计2KB的系统程序区，地址范围为6000H~67FFH，2KB的用户程序区，地

址范围6800H~6BFFH，给出CPU与存储器的连接图。 7

6、主存储器的地址寄存器和数据寄存器个子的作用是什么？设有一个1MB容量的存储器，字长为32位，问：

1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？ 2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？

7、如表所示的个存储器方案中，哪些是合理的？哪些不合理？对那些不合理的可以怎样修改？ 存储器 ① ② ③ ④ ⑤ ⑥ MRA的位数（存储器地址寄存器） 存储器 单元数 每个存储单元的位数（存储器数据寄存器） 10 10 8 12 8 1024 1024 1024 1024 1024 8 10 8 12 8 16 1024 8

8、用64K×1位的DRAM芯片组成512K×16位的半导体读写寄存器，则其数据寄存器为多少位？字选地址线宽至少应为多少位？共需要芯片多少片？

9、某主机存储器有16位地址，每个存储单元有占8位。回答以下问题： 1）如果用1K×4位的RAM芯片构成该存储器，需要多少片芯片？ 2）该存储器能存放多少字节的信息？ 3）片选逻辑需要多少位地址？

8

12、某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器， 其中RAM为高8KB，ROM为低2KB，最低地址为0.选用的RAM芯片类型

为4K×8位，ROM芯片类型为2K×4位。回答一下问题：

1）RAM和ROM的地址范围分别是多少？

2）每种芯片各需多少片？

3）存储器的地址线、数据线各为多少根？

4）画出存储器的结构图及与CPU连接的示意图。

10、用64K位的DRAM芯片构成256×8位的存储器，假定芯片内部只有一个位平面。回答以下问题： 1）计算所需芯片数；

2）采用异步刷新方式，如果每单元刷新间隔不超过2ms，则刷新信号周期是多少？

3）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？

11、用若干个容量为L×K的DRAM芯片，构成容量为M×N的存储器。回答以下问题：

1）需要多少块存储芯片？

2）存储器共有多少个片选信号。如何来实现？需要几位译码器 3）若采用自动刷新模式，刷新计数器的最大值是多少？

9

13、设有32片256K×1位的SRAM芯片。回答以下问题： 1）采用位扩展方法可以构成多大容量的存储器？

2）如果采用32位的字编址方式，该存储器需要多少地址线？

3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。

14、设有若干片256K×8位的SRAM芯片，回答以下问题：

1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？ 2）该存储器需要多少地址线？

3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。

10