本 科 毕 业 设 计

第 15 页 共 33页

图3-11 电源电路图

图3-12 AMS117-3.3v外观图

3.7 stm32最小系统电路设计

Stm32最小系统如图3-13所示，包括晶振模块，复位电路，下载电路等。 晶振电路中的两个分别是10mhz和32.768khz的晶体振荡器，其中32.768的晶体振荡器一般用于时钟电路，因为通过15次的二分频就能得到1s的定时周期；10m的晶体振荡器作为高速外部时钟信号源，可以为系统提供精确的主时钟。在OSC_IN引脚和地，OSC_OUT引脚和地之间串联适当容值的电容，可以保证晶体振荡器正常的震荡，以便个哦系统提供稳定的外部时钟信号。设计硬件时，为了我们应该让晶体振荡器和负载电容最大地接近振荡器的引脚，用来缩短震荡的稳定时间，减小输出失真。晶振系统时钟有三种选择，当sw为00时，选择内部时钟；sw为01时，选择外部时钟；sw为10时选择锁相环。

STM32支持的复位方式有系统复位、电源复位和后备域复位三种。 系统复位将复位除时钟控制寄存器CSR的复位标志和备份区域中的寄存器以外的所有寄存器，复位后数值为默认数值。当下列事件中的任意一件发生时，将产生系统复位：当 NRST 引脚为低电平时产生外部复位；独立看门狗终止计数产生复位 (IWDG 复位)；窗口看门狗终止计数产生复位 (WWDG复位)；软件复位(SW 复位)；低功耗管理复位。可通过查看 RCC_CSR 寄存器中的复位状态标志位来确定复位事件的来源。

电源复位将复位除备份区域寄存器外的所有寄存器。当下列事件中任意一件发生时，将产生电源复位：上电/掉电复位(POR/PDR 复位)和欠压复位(BOR 复位)；退出待机模式。复位源将最终作用于 NRST 引脚，并在延迟阶段中保持低电平。

生复位脉冲。

本 科 毕 业 设 计

芯片内部的复

图3-13 stm32最小系统电路图

第 16 页 共 33页

的防护等级通过 Flash 界面。当下列事件中任意一件发生时，将产生备份区域

备份区域复位将所有的 RTC 寄存器和 RCC_BDCR 寄存器重置为默认值。但

复位：软件复位，通过设置备份域控制寄存器(RCC_BDCR)中的 BDRST 位产生复

位信号会在 NRST引脚上输出，脉冲发生器保证每一个复位源(内部或外部)的脉

冲宽度至少有 20μs；假如当 NRST 引脚被拉低为低电平产生外部复位时，将产

是复位不影响BKPSRAM。复位 BKPSRAM 的唯一方法就是通过要求一个从 1 到 0

本 科 毕 业 设 计

复位。

第 17 页 共 33页

位；在 VDD 和 VBAT 两者都掉电的前提下，VDD 或 VBAT 上电将导致备份区域

外部复位电路连接到 NRST 引脚，既可以通过复位按钮产生一个低电平的复位信号，使系统复位；还可以把内部的复位信号输出，用作其他电路部分的复位信号。外部复位电路如图 3-13 所示。复位电路采用按键复位，当按键按下后，使复位引脚产生低电平，stm32即可复位。

下载电路是JTAG接口。另外在所有的STM32芯片上都有BOOT0和BOOT1两个管教，这两个管教在STM32复位时的电平状态决定了其复位后从哪个区域的程序开始执行。具体见表3-1。

表3-1 STM32三种启动模式

BOOT1

X 0 1

BOOT1

0 1 1

从用户闪存启动，这是正常的工作模式。

从系统存储器启动，这种模式启动的程序功能由厂家设置

从内存SRAM启动，这种模式可以用于调试

本 科 毕 业 设 计

4 病房呼叫系统分机硬件电路设计

第 18 页 共 33页

病房呼叫系统分机由呼叫器、语音模块、电源电路、无线网卡以及stm32最小系统构成。阐明了芯片的选型比较，所选用芯片的内部组成、功能特点，并设计出具体的硬件电路。根据硬件连接和模块的功能要求，提出软件的设计方法并编程。

图4-1 呼叫器电路图

4.1 呼叫器电路设计

呼叫器是由一个独立按键完成呼叫功能，当按键按下，低电平信号传给stm32，再由stm32通过无线传给主机。电路图如图4-1所示。

4.2 语音模块电路设计

语音模块电路图如图3-7、3-8所示，原理如上。

4.3 无线网卡模块电路设计

无线网卡模块与分机同样是通过串行接口RS-232完成通讯，电路图如图3-10所示，原理如上。

4.4 电源电路设计

分机与主机共用一个电源，电路图如图3-11所示，原理如上。

4.5 stm32最小系统电路设计

Stm32最小系统原理图如图3-13所示，原理如上。

4.6 病房呼叫系统PCB版图设计

我们使用altium designer来设计病房呼叫系统的PCB板。在PCB设计中，布线的时候有很多原则需要我们注意。比如：抗干扰性设计原则、热设计原则、抗震设计原则和可测试性设计原则等。布线的时候将数字地与模拟地通过磁珠隔离，使得系统地整体平稳，另外在布线的过程中还应该注意电容选取与放置、合理分配电源网络、过孔大小位置的排放等，同时还要尽量加宽回路的线宽和缩短关键信号走线长度。

下面列举一些通用的设计原则：

尽量采用45度折现而不采用90度折角，这种布线方式可以减少高频信号对

本 科 毕 业 设 计

外的发射与耦合。

第 19 页 共 33页

采用串联一个电阻的方法可以降低控制电路上下沿的跳变速率。

石英晶振的外壳一般要接地，石英晶体下面和对噪声特别敏感的元器件下面尽量不要进行走线。

闲置的门电路输出端尽量不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。

I/O驱动电路尽量靠近PCB边缘，同时总线、时钟和片选信号等要尽量远离PCB中的I/O电缆。

PCB中的任何信号都不要形成环路，如果实在不可避免出现环路，那么要尽量减少相应的环路面积。

我们设计PCB时，要尽量遵循以上设计原则。

布局布线完成后，我们还要进行PCB的设计检查。检查的工作可以分为以下四个方面：布线的检查、孔和焊盘的检查、元器件的检查、PCB的检查。然后我们的PCB就整体完工了。