（A）逻辑定时分析仪是仪器本身的内时钟发生器产生的时钟为采样时钟的，能够实现对于被测信号的异步采样。

（B） 逻辑状态分析仪是以被测电路的时钟或者某些信号作为采样时钟来工作的，能够实现对于被测信号的同步采样。 （C）逻辑定时分析仪只确定信号是逻辑高还是逻辑低，显示的是一连串只有“0”、“1”两种状态的伪波形，并不确定真实的电压值。

（D）逻辑状态分析仪可以用于测试数字系统的工作时序。 14. 下面关于逻辑分析仪的描述中，错误的是：（A）*

（A）逻辑分析仪存储器的存储深度可以表示为：记录时间÷采样速率。 （B）逻辑分析仪存储器的通道宽度取决于逻辑分析仪的通道数量。

（C）先进的逻辑分析仪可以将各种触发事件当作触发资源，将触发事件通过逻辑运算符组合起来，甚至加入一些判别、跳转、循环语句，形成相当复杂的触发序列。 （D）逻辑分析仪可以采取跳变存储、块存储等多种方法来提高存储空间的利用率。 15. 下面关于GPIB总线的描述中，错误的是：（A）*

（A）GPIB总线是第一代自动测试系统常用的总线形式。 （B） GPIB系统主要由器件、接口和总线三部分组成。

（C） GPIB总线共有16条信号线，分为数据线、握手线和控制线三组。 （D）GPIB总线上采用TTL电平、负逻辑。

16.下面关于GPIB总线基本性能的描述中，错误的是：（C）

（A）一个GPIB总线系统中通常允许包含的计算机和仪器的总数量应少于或等于15台（包括控者器件在内）。

（B） GPIB总线系统中，在标准电缆上的数据是速率一般为 250～500 kB/S。

（C）由于GPIB总线系统中，5条控制线（或称管理线）的目的是保证数据双向、异步、可靠地在处理速度不同器件之间传递。

（D）GPIB系统中的任何器件都包含器件功能和接口功能这两部分功能。

二. 拟采用常规电子计数器设计测量两路10kHz同频等幅正弦信号之间相位差的电路，试回答如下问题：

（1）请在如图1所示的时间间隔测量原理框图基础上进行改进，画出实现相位差测量的原理框图（5分）

（2）分析影响相位差测量准确度的因素，列出相位差测量相对误差的表达式；（5分） （3）写出减小相位差测量相对误差表达式中各个部分误差的方法。（5分）

（提示：两路正弦信号都可能存在干扰或噪声，参考周期测量触发误差的分析方法）

触发沿选择A触发电路+ _触发调节电路触发沿选择触发电路B+ _触发调节电路门控电路主门计数器显示器晶振（时基）时基分频器图1

答：

（1）应在图中标注或者用文字描述清楚如下内容：A、B两路输入信号分别连接两路同频正弦信号，A、B两路触发电路的触发电平设置成相同的电平值，触发极性设置为相同的极性。其他部分保持不变。

（2）影响相位差测量准确度的因素包括三个方面，分别是量化误差、触发误差和标准频率误差。相位差测量相对误差的表达式推导过程为：

t?Tx??360?，

t??NTs??，相位差

NTsf?360??N?x?360?Txfs。

fs、Tx分别

为时标信号频率和被测信号周期。由于被测信号周期已知，因此不考虑其对测量准确度的影响。对相位差表达式采用误差合成公式进行分解得：

????1????N??1Vn?fc??，fc为晶振频率。 ??fc?2?Vm?

（3）写出减小相位差测量相对误差表达式中各个部分误差的方法。（5分）

减小触发误差的方法是：在一定时间限制条件，采用多周期测量，或者信噪比；减小量化误差可以提高时标信号的频率；减小标准频率误差的方法是采用高等级的晶振，例如恒温晶振。

三. 双斜积分式ADC与三斜积分式ADC都是数字电压表常用的ADC，试回答如下问题： （1）画出双斜积分式ADC的工作波形图，并简述其工作过程；（5分）

t0 t1 T1 t2 U?x Ux uo Uom t3 T2 T?2 定时积分时间 计数值N1

定值积分时间 计数值N2

U?om t 在测量开始时，开关S2接通一段时间，使积分器输出电压回到零。然后，逻辑控制电路发出取样指令，将开关S1连接在被测电压-Vx，同时开关2断开，积分器开始对被测电压积分。当积分器输出电压大于0时，比较器输出从低电平跳到高电平，打开闸门，启动定时计数器，时钟通过计数器计数。这时积分器输出是一个线性上升的电压如图4-3-7所示。这是ADC工作的第一个积分阶段，称为采样阶段，或者定时积分阶段。之所以称为定时积分，是因为这段积分时间固定为T1。通常选择计数器计满溢出的时间为T1。定时积分结束时，计数器的计数值为N1，同时计数器复零，逻辑控制电路把开关S1连接到参考电压Vref，上，转入第二个积分阶段。

在第二个积分阶段，开关S1接到参考电压，参考电压与被测电压极性相反，所以电容开始放电。积分器输出开始线性下降，同时计数器从零开始计数。由于是对固定的参考电压进行积分，这个阶段也称为定值积分或反向积分阶段。当积分器输出下降到零时，比较器从高电平变为低电平，使闸门关闭，计数停止。由图4-3-7可以看出，这个阶段所计的计数值N2与被测电压成正比，反映了被测电压的数值。因此，只要将所计的脉冲数输出到显示器，就可以得到被测的电压数值。

（2）根据公式解释双斜积分式ADC为何具有较高的抗周期性干扰的能力？（5分）

在被测电压受到串模干扰电压Usm的干扰时，ADC的输入电压为ux??(Ux?usm),则

Uom??1RC?t2t1uxdt?T1ux RC从上式看出，积分输出电压与输入电压的平均值成正比。串模干扰电压在取平均后，对测量结果的影响将减小；如果串模干扰电压是正负对称的周期信号（例如工频50Hz），且积分时间是干扰信号周期的整数倍，串模干扰将完全被抑制。因此，双斜积分式ADC具有较高的抗干扰能力。

（3）与双斜积分式ADC相比，三斜积分式ADC有哪些优点？（3分）

三斜积分式ADC的计数误差明显减小了。这里面的原理与计数器中采用内插扩展法减小量化误差的原理十分相似。

在测量速度方面，三斜积分式ADC好像比双斜积分式ADC所用的时间要长。但在考虑达到同样的显示位数和计数误差条件下，三斜积分式测量速度提高了很多。

四. AD7008 是一款直接数字频率合成芯片，其原理框图如图2所示。图中MUX是数据选择器（32位），受控于外部电平信号FSELECT，在高电平时选择FREQ0 REG的数据输出给后级；在低电平时选择FREQ1 REG的数据输出给后级。试回答如下问题： （1）简述图中FREQ0 REG，PHASE ACCUMULATOR，SIN/COS ROM的作用；（5分）

PHASE ACCUMULATOR是相位累加器，在时钟脉冲的控制下，相位累加器输出线性递增的相位码，相位码作为地址信息来寻址波形存储器；SIN/COS ROM是波形储存器，存放正弦波形样点数据，也可以存放其他波形，实现任意波形产生的功能。FREQ0 REG是频率寄存器，存放频率控制字K，在时钟的作用下控制每次相位累加器累加的相位增量，从而实现对输出信号频率的控制。

（2）在该芯片正常配置的情况下，若FSELECT固定为高电平，且FREQ0 REG中预置的数为10000H（十六进制），时钟频率fc为65.536MHZ，写出输出信号频率的计算公式并计算结果；（5分）

fo?K?fcfc=65.536MHZ，，计算结果为1000Hz.

2N，K=1000H=65536；N=32，

（3）列出直接数字频率合成技术的三个优点和两个缺点。（5分） 优点：

a） 极快的频率切换速度 b） 极高的频率分辨率 c） 连续的相位变化 d） 强大的数字调制功能