实验五 四位二进制加法计数器VHDL设计

一、实验目的：进一步掌握引脚锁定、硬件下载及芯片测试方法。掌握开发板的

使用。

二、实验仪器：PC机，FPGA开发板，万用表，接线若干。 三、实验内容：

1、设计内容如下两张图所示：

2、注意开关如处在常态，输出值为‘1’；按下开关的输出值为‘0’。完成上面的设计，并下载观察实验现象。开关有抖动吗？

3、将20MHz 的输入频率，分频后作为计数器的时钟。设计电路，并下载观察实验现象。

4、管脚锁定及下载的方法如5～9。

5、选定器件。点击QuartusII菜单Assignments下的“Device”，出现选择器件系列及器件型号选择窗口。按照实验中所给的器件型号选择器件系列及器件型号。

（请按照开发板上实际的芯片选择芯片系列，以及芯片型号）

选好器件后，重新全程编译。

6、查找管脚号。观察开发板和外围电路。确认电路的连接方法。观察CLK的管脚号，并记录。确定数码管所接的端口，记录管脚号。

7、锁定管脚。选择菜单Assignments下的Pins

出现下图。在Location下选择对应管脚的管脚号。将CLK锁定在开发板规定的管脚号上。将输出端锁定在所选定的管脚号上。

所有的引脚锁定后，再次全程编译。

8、在菜单菜单Tools下选择programmer

打开编程窗口，观察箭头所指的信息。

如果显示“No Hardware”，点击左边的“Hardware Setup”，双击USB-Blaster。如下图所示。

点击“Close”，关闭上面的窗口。 此时QUARTUSII的窗口应该为：