数字逻辑电路实验 下载本文

计算机科学与工程学院 数字逻辑实验报告

专业__软件工程 _班级 姓名__ __学号___ __

实验一 TTL 门电路参数测试实验

一、 实验目的

1. 掌握TTL 集成与非门的主要性能参数及测试方法。 2. 掌握TTL 器件的使用规则。

3. 熟悉数字电路测试中常用电子仪器的使用方法。

二、 实验仪器和器材

1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、芯片74LS00。

4、5.1K,100Ω,200Ω,500Ω,1K 电阻;1K,10K 可调电阻,导线若干。 5、数字万用表。 6、示波器

三、 实验原理

本实验采用二输入四与非门74LS00(管脚图见图6),即一块集成块内含有四个相 互独立的与非门,每个与非门有两个输入端。其逻辑框图如下:

1

图1-1 74LS00 的逻辑图 图1-2 Iis 的测试电路图

TTL 集成与非门的主要参数有输出高电平VOH、输出低电平VOL、扇出系数N0、电压传输特性和平均传输延迟时间tpd 等。

(1)TTL 门电路的输出高电平VOH

VOH 是与非门有一个或多个输入端接地或接低电平时的输出电压值,此时与非工作管 处于截止状态。空载时,VOH 的典型值为3.4~3.6V,接有拉电流负载时,VOH 下降。 (2)TTL 门电路的输出低电平VOL

VOL 是与非门所有输入端都接高电平时的输出电压值,此时与非工作管处于饱和导通

状态。空载时,它的典型值约为0.2V,接有灌电流负载时,VOL 将上升。(3)TTL 门电路的输入短路电流Iis

它是指当被测输入端接地,其余端悬空,输出端空载时,由被测输入端输出的电流 值,测试电路图如图1-2。

(4)TTL 门电路的扇出系数N0

扇出系数N0 指门电路能驱动同类门的个数,它是衡量门电路负载能力的一个参数, TTL 集成与非门有两种不同性质的负载,即灌电流负载和拉电流负载。因此,它有两 种扇出系数,即低电平扇出系数N0L 和高电平扇出系数N0H。通常有IiHN0L, 故常以N0L 作为门的扇出系数。

N0L 的测试电路如图1-3 所示,门的输入端全部悬空,输出端接灌电流负载RL,调节RL 使

IOL 增大,VOL 随之增高,当VOL 达到VOlm(手册中规定低电平规范值为0.4V)时的IOL 就是允许灌入的最大负载电流,则 N0L=IOL÷Iis,通常N0L>8

(5)TTL 门电路的电压传输特性

门的输出电压Vo 随输入电压Vi 而变化的曲线Vo=f(Vi)称为门的电压传输特性,通过 它可读得门电路的一些重要参数,如输出高电平VOH、输出低电平VOL、关门电平Voff、开 门电平VON 等值。测试电路如图1-4 所示,采用逐点测试法,即调节Rw,逐点测得Vi 及 Vo,然后绘成曲线。

2

(6)TTL 门电路的平均传输延迟时间tpd

tpd 是衡量门电路开关速度的参数,它意味着门电路在输入脉冲波形的作用下,其输出

波形相对于输入波形延迟了多少时间。具体的说,是指输出波形边沿的0.5Um 至输入波形 对应边沿0.5Um 点的时间间隔,如图1-5 所示。由于传输延迟时间很短,一般为ns 数量级。

图1-5(a)传输延迟特性 图1-5(b)tpd 的测试电路 图1-5(a)中的tpdL 为导通延迟时间,tpdH 为延迟截止时间,平均传输时间为:

tpd=(tpdL+tpdH)/2

tpd 的测试电路如图1-5(b)所示,由于门电路的延迟时间较小,直接测量时对信号发 生器和示波器的性能要求较高,故实验采用测量有奇数个与非门组成的环形振荡器的振荡 周期T 来求得。其工作原理是:假设电路在接通电源后某一瞬间,电路中的A 点为逻辑“1”,经过三级门的延时后,使A 点由原来的逻辑“1”变为逻辑“0”;再经过三级门的延时后, A 点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使A 点发生一个周期的振 荡,必须经过6 级门的延迟时间。因此平均传输延迟时间为:tpd=T/6

3