范文范例参考

总线的通信控制: 指总线传送过程中双方的时间配合方式 3.6试比较同步通信和异步通信

同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合

异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率 3.7画图说明异步通信中请求与回答有哪几种互锁关系

不互锁,半互锁,全互锁

3.8为什么说半同步通信同时保留了同步通信和异步通信的特点？

半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间

3.9分离式通讯有何特点，主要用于什么系统？

1.各模块欲占用总线使用权都必须提出申请 2. 在得到总线使用权后，主模块在先定的时间内向对方传送信息，采用同步方式传送，不再等待对方的回答信号

3. 各模块在准备数据的过程中都不占用总线，使总线可接受其它模块的请求

4. 总线被占用时都在做有效工作，或者通过它发送命令，或者通过它传送数据，不存在空闲等待时间，充分利用了总线的占用，从而实现了总线在多个主、从模块间进行信息交叉重叠并行传送 主要用于大型计算机系统

3.10什么是总线标准? 为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play？哪些总线有这一特点？

总线标准: 系统与各模块,模块与模块之间的一个互连的标准界面

为了使系统设计简化, 模块生产批量化, 确保其性能稳定, 质量可靠, 实现可移化 ISA,EISA,PCI,AGP,USB

plug and play:即任何扩展卡只要插入系统便可工作, PCI,USB 3.11画一个具有双向传输功能的总线逻辑图

a0a1anb0b1bn

3.12设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：

（1） 设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送； （2） 设计一个电路，实现下列操作：

T0时刻完成D→总线； T1时刻完成总线→A；

完美Word格式整理版

a至bb至a 范文范例参考

T2时刻完成A→总线； T3时刻完成总线→B。

(1) 由T打开三态门将 D寄存器中的内容送至总线bus，由cp脉冲同时将总线上的数据打入到 A、B、C寄存器中。 T和cp的时间关系如图（1）所示

cp脉冲ABC总线busT三态门TcpD (2) 三态门1受T0＋T1控制，以确保T0时刻D→总线，以及T1时刻总线→接收门1→A。三态门2受T2＋T3控制，以确保T2时刻A→总线，以及T3时刻总线→接收门2→B。T0、T1、T2、T3波形图如图（2）所示

A接收门1三态门2CPT0T1T2+T3T1T2T3BUS三态门1T0+T1接收门2T3DB

3.13什么是总线的数据传输率，它与哪些因素有关？

总线数据传输率即总线带宽，指单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量。它与总线宽度和总线频率有关，总线宽度越宽，频率越快，数据传输率越高

3.14设总线的时钟频率为8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？

解：由于：f=8MHz,T=1/f=1/8M秒，一个总线周期等于一个时钟周期 所以：总线带宽=16/（1/8M） = 128Mbps

3.15在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

解：总线传输周期=4*1/66M秒

总线的最大数据传输率=32/(4/66M)=528Mbps 若想提高数据传输率，可以提高总线时钟频率、增大总线宽度或者减少总线传输周期包含的时钟周期个数。

3.16在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终

完美Word格式整理版

范文范例参考

止位。若要求每秒传送120个字符，试求传送的波特率和比特率。

解： 一帧包含：1+8+1+2=12位 波特率为：（1+8+1+2）*120=1440bps 比特率为：8*120=960bps

完美Word格式整理版