（12） 绘制P Select 图层：设计了Active 的布局区域之后，并需加上P Select 或N Select 图层与Active 图层重叠。在PMOS 中需要布置的是P 型杂质，P Select 图层在流程上的意 义是定义要布置P 型杂质的范围，故需要设计光罩以限定P 型杂质的区域。但要注意P

Select 区域要包住Active 图层，否则设计规则检查会有错误。同样，绘制P Select 图层必须 先了解是使用哪种流程的设计规则。要观看P Select 图层绘制要遵守的设计规则可选择 Tools---DRC Setup 命令，打开Setup Design Rules 对话框(或单击按钮)，再从Rules list 列表 框中选择4.2b/2.5 Active to P-Select Edge Active Minimum Width 选项。

从 4.2b 规则内容可知，若Active 完全在P Select 内，则Active 的边界要与P Select 的 边界至少要有两个Lambda 的距离，这是环绕(Surround)规则。选取Layers 面板中下拉列表 中的P Select 选项，使工具被选取，再从Drawing 工具栏中选择工具，于Cell0 编辑窗口 中画出占据横向18 格，纵向9 格的方形于N Well 图层中。

另外，要注意的是 Active 与P Select 交集处被定义为pdiff 层，pdiff 与N Well 也有一 个环绕规则需要注意，设计规则2.3a Source/Drain Active to Well Edge，此 规则说明规定在 N Well 范围内，pdiff 的边界与N Well 的边界至少要距离5 个Lambda，这 是一个环绕(Surround)规则，pdiff 层的定义可以用选择Setup—Layer 命令来观看。

（13） 绘制Poly 图层：接下来绘制Poly 图层，Poly 图层在流程上的意义是定义生长多晶

硅(Poly Silicon)，需要设计光罩以限定多晶硅区域。同样，绘制Poly 图层必须先了解是使 用哪种流程的设计规则。要观看Poly 图层绘制要遵守的设计规则可选择Tools—DRC 命令， 打开Design Rule Check 对话框，单击其中的Setup 按钮打开Setup Design Rules 对话框(或单 击按钮)，再从其中的Rules list 列表框中选择3.1 Poly Minimum Width 选项，从3.1 规则内 容可知，Poly 的最小宽度有两个Lambda 的要求。

选取 Layers 面板中下拉列表中的Poly 选项，使工具被选取，再从Drawing 工具栏中 选择工具，在Cell0 编辑窗口画出占据横向2 格，纵向7 格的方形于N Well 图层中。

（14） 设计规则检查：由于绘制的图样是要制作集成电路的光罩图样，必须配合设计规则

绘制图层，才能确保流程时的效率。选择Tools—DRC 命令，打开Design Rule Check 对话 框，选中Write errors to file 复选框将错误项目纪录到Cell0.drc 文件或自行取文件名，若单 击“确定”按钮，则进行设计规则检查。进行设计规则检查的结果发现有两个错误，单击 “确定”按钮后，可选择Tools—Clear Error Layer 命令清除错误符号，或利用按钮清除。

（15） 检查错误：利用L-Edit 中的File—Open 命令打开错误纪录文件Cell0.drc。打开

Cell0.drc 的内容，其中有两个错误，系统显示都是违背了设计规则3.3，并标出发生错误的 坐标范围。

回到 Exl0.tdb 文件观看本范例设计规则的3.3 规则是什么，选择Tools—DRC Setup 命 令，打开Setup Design Rules 对话框(或单击按钮)，再从Rules list 列表框中选择

3.3GateExtension out of Active 选项，可以观看该条设计规则的设定。从3.3 延伸(Extension) 规则可看出，Poly 图层必须延伸出Active 区域有最小两个Lambda 的限制，而本范例在第 一个图所绘制的Poly 延伸出Active 区域只有1 个格点，也就是延伸只有1 个Lambda，故 违反了设计规则。故将所绘制的Poly 图层延伸出Active 区域为两个格点即可。

（16） 修改对象：将所绘制的Poly 图层改为延伸出Active 区域为两个格点的方式，可以

利用Alt 键加鼠标拖曳的方式来修改对象大小，也可选择Edit—Edit Object(s)，打开Edit object(s)对话框，可在其中的Show box coordinates using 下拉列表框中选择Comers 选项进 行修改。修改后再进行设计规则检查即无错误。

（17） 截面观察：它是模拟在基板上根据布局图制作出的结果。

（18） 绘制Active Contact 图层：PMOS 的源极区与漏极区各要接上电极，才能在其上加

入偏压，各组件之间的信号传递，也需要靠金属线连接。在金属层制作之前，组件会被沉 积上一层绝缘层(氧化层)，为了让金属能接触至扩散区(源极与漏极)，必须在此绝缘层上蚀 刻出一个接触孔，此接触孔是为了能使金属层能与扩散区接触。要观看Active Contact 图层 绘制所要遵守的设计规则，可选择Tools—DRC Setup 命令，打开Setup Design Rules 对话 框(或单击按钮)，再从其中的Rules list 列表框中选择6.1A Active Contact Exact Size 选项。 从 6.1A 规则的内容可知，Active Contact 图层有一个标准宽度的限制，其宽度限定为 两个Lambda 的大小，这是标准宽度(Exact Width)规则。选择Layers 面板中下拉列表中的 Active Contact 选项，使按钮被选择，再从Drawing 工具栏中选择工具，在Cell0 编辑窗口 的Active 图层中画出占据横向两格、纵向两格的方形，左右两个扩散区各画一个Active Contact。

要注意 Active Contact 图层与Active 图层之间还有一个环绕规则要遵守。从6.2A 环绕 (Surround)规则可看出，Active Contact 图层边界与field active 图层边界必须至少有1.5 个 Lambda 的限制，其中field active 图层是Poly 区以外的主动区部分。Active Contact 与field active 之间的环绕距离分别为1.5 个Lambda(上下)与两个Lambda(左右)，将active 修改为 横向14 格、纵向5 格。

（19） 截面观察。 （20） 绘制Metal1 图层：查看Metal1 图层绘制要遵守的设计规则，选择Tools—DRC Setup

命令，单击打开Setup Design Rules 对话框(或单击按钮)，从其中的Rules list 列表框 中选择7.1Metal1 Minimum Width 选项，从中可以看到Metal1 有最小宽度的限制，其宽度 限定最小为3 个Lambda，这是最小宽度 (Minimum Width)规则。选取Layers 面板下拉菜单 中的Metal1 选项，使工具被选取，再从Drawing 工具栏中选择工具，在Cell0 编辑窗口的 Active Contact 周围画出占据横向3 格、纵向3 格的方形，左右两个扩散区各画一个Metal1 区块。

（21） 设计规则检查：由于绘制的图样是要制作集成电路的光罩图样，必须配合设计规则

绘制图层，才能确保流程时的效率。进行设计规则检查的结果发现有24 个错误。 回到Exl0.tdb 文件观看本范例设计规则的7.4 规则是什么，选择Tools—DRC Setup 命 令，打开Setup Design Rules 对话框(或单击按钮)，再从其中的Rules list 列表框中选择 7.4Metall Overlap of Active Contact 选项来观看该条设计规则的设定。从7.4 环绕(Surround) 规则可看出，Active Contact 图层边界与Metal1 图层边界必须至少有1 个Lambda 的限制， 而之前的Active Contact 图层与Metal1 层边界只有0.5 个格点，故不符合此设计规则而发 生错误。修改方式为将Metal1 放大成宽4 个格点高4 个格点即可。

（22） 截面观察。

（23） 重新命名：将Cell0 的名称重新命名，可选择Cell—Rename 命令，打开Rename Cell

Cell0 对话框，将cell 名称改成pmos。

（24） 新增NMOS 组件：选择Cell—New 命令，打开Create New Cell 对话框，在其中的

New cell name 文本框中输入“nmos”，单击OK 按钮。

（25） 编辑NMOS 组件：依照PMOS 组件的编辑流程，建立出Active 图层、N Select 图

层、Poly 图层、Active Contact 图层与Metal1 图层。

其中，Active 宽为14 个格点，高为5 个格点：Poly 宽为2 个格点，高为9 个格点：N Select 宽为18 个格点，高为9 个格点；两个Active Contact 宽皆为2 个格点，高皆为2 个格点： 两个Metal1 宽皆为4 个格点，高皆为4 个格点。

（26） 设计导览：选择view 按钮，打开Design Navigator 窗口，可以看到Exl0 文件有nmos

与pmos 两个cell。__

实验总结

按照实验步骤来基本没有错误，自己感触最深的是布局，每一个层至少距离其他层多少个格点都有严格的规定，还有在改错时注意对称，比如两个Active Contact关于Ploy层对称就能避免错误，类似的对称操作还有很多，就不一一叙说了。除此之外标尺也是一个很好使的工具，可以大大减少数格点的麻烦。