WORD格式.分享

?规格化：无需规格化

④舍入处理：采用0舍1入法，因对阶时尾数右移丢0，故可舍去。 ⑤溢出判断：因阶码符号位为11，故浮点数无溢出。 所以最终结果为x-y=-0.100001×2-100 12、用IEEE 32位浮点格式表示如下的数： （2）-1.5

解：-1.5D=-1.1B=-1.1×20，所以阶码E=0+127=127，则有：

符号位（1） 1 十六进制表示 （4）1/16

解：1/16D=0.0001B=1.0×2-4，所以阶码E=-4+127=123，则有：

符号位（1） 0 十六进制表示 阶码E（8） 0111 1011 尾数M（23） 000 0000 0000 0000 0000 0000 3D800000 阶码E（8） 0111 1111 尾数M（23） 100 0000 0000 0000 0000 0000 BFC00000 13、下列各数使用了IEEE 32位浮点格式，相等的十进制数是什么？ （2）0 0111 1110 101 0000 0000 0000 0000 0000

解：根据IEEE 32位浮点格式可得，阶码E=0111 1110=126，则e=126-127=-1，所以浮点数为：+1.101×2-1=+0.1101，则对应十进制数为：0.5+0.25+0.0625=0.8125。

第三章 多层次的存储器

精品.资料

WORD格式.分享

1、设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节信息？（220×32/8=4MB）

（2）如果存储器由512K×8位SRAM芯片组成，需要多少片？（220×32/512K×8=8） （3）需要多少位地址做芯片选择？（存储器由20根地址线，而每片芯片有19根地址线，故需1位地址做芯片选择）

3、用16K×8位的DRAM芯片构成64K×32位存储器，要求： （1）画出该存储器的组成逻辑框图。

解：共需芯片64K×32/16K×8=16片，可先用4片16K×8位的DRAM芯片用于位扩展构成16K×32位存储器，然后再用4组16K×32位存储器用于字扩展构成64K×32位存储器，其中，4组16K×32位存储器的片选信号由高位地址A15和A14产生，该存储器的组成逻辑框图如下所示。

其中，16K×32位的存储器的组成逻辑框图如下所示。

精品.资料

WORD格式.分享

（2）设存储器读写周期为0.5μs，CPU在1μs内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：

5、要求用256K×16位SRAM芯片设计1024K×32位的存储器。SRAM芯片有两个控制端：当CS’有效时，该片选中。当W’/R=1时执行读操作，当W’/R=0时执行写操作。

解：共需SRAM芯片1024K×32/256K×16=8片，可先用2片256K×16位的SRAM芯片用于位扩展构成256K×32位存储器，然后再用4组256K×32位存储器用于字扩展构成1024K×32位存储器，该存储器的组成逻辑框图如下所示。

其中，256K×32位的存储器的组成逻辑框图如下所示。

精品.资料

WORD格式.分享

6、用32K×8位的E2PROM芯片组成128K×16位的只读存储器，试问： （1）数据寄存器多少位？（16位） （2）地址寄存器多少位？（17位）

（3）共需多少个E2PROM芯片？（128K×16/32K×8=8个） （4）画出此存储器组成框图。

解：可先用2片32K×8位的E2PROM芯片用于位扩展构成32K×16位存储器，然后再用4组32K×16位存储器用于字扩展构成128K×16位存储器，该存储器的组成逻辑框图如下所示。

其中，32K×16位的存储器的组成逻辑框图如下所示。

精品.资料