FPGA¼¼Êõµ÷Ñб¨¸æ ÏÂÔØ±¾ÎÄ

FPGA¼¼Êõµ÷Ñб¨¸æ

¡ª¡ªÈ«·½Î»ÈÏʶFPGA

Ëιú»Ô 201092032

Ŀ¼

µÚÒ»Õ£º¸ÅÊö ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤1

µÚÒ»½Ú FPGAµÄ·¢Õ¹¸ÅÊö ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤1

µÚ¶þ½Ú FPGAµÄ½á¹¹¸ÅÊö ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤2

µÚ¶þÕ£ºFPGAÓë¸÷¹ú·¢Õ¹ ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤2

µÚÒ»½Ú FPGAÓë¹úÍâ·¢Õ¹ ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤2

µÚ¶þ½Ú FPGAÓëÖйú·¢Õ¹ ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤3

µÚÈýÕ£ºFPGAÓëÉú²ú³§¼Ò ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤3

µÚÒ»½Ú FPGAÓëXilinx

µÚ¶þ½Ú FPGAÓëAltera

¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤4 ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤6

µÚËÄÕ£ºFPGAÓ뿪·¢ÓïÑÔ ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤7

µÚÒ»½Ú FPGAÓëVerilog ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤7

µÚ¶þ½Ú FPGAÓëVHDL ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤8

µÚÎåÕ£ºFPGAÓëÓ¦Óà ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤.¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤?¡¤¡¤¡¤¡¤¡¤.8

µÚÒ»½Ú µç·Éè¼ÆÖÐFPGAµÄÓ¦Óᤡ¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤8

µÚ¶þ½Ú ²úÆ·Éè¼Æ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤8

µÚÈý½Ú ϵͳ¼¶Ó¦Óᤡ¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤9

×Ü½á ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤9

²Î¿¼ÎÄÏ× ¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤¡¤9

- 0 -

µÚÒ»Õ£º¸ÅÊö

µÚÒ»½Ú FPGAµÄ·¢Õ¹¸ÅÊö

ÏÖ³¡¿É±à³ÌÃÅÕóÁÐFPGA£¨Field Programmable Gate Array£©ÊÇ20ÊÀ¼Í80Äê´úÖÐÆÚÓÖû¹ýXilinx¹«Ë¾Ê×ÏÈÍÆ³öÀ´µÄ¡£Ëæ×Ű뵼Ìå¼Ó¹¤¹¤ÒյIJ»¶Ï·¢Õ¹£¬FPGAÔڽṹ¡¢ËÙ¶È¡¢¹¤ÒÕ¡¢¼¯³É¶ÈºÍÐÔÄܵȷ½Ãæ¶¼ÓÐÁ˼«´óµÄ¸Ä½øºÍÌá¸ß£¬ÓëÖ®Ïà¶ÔÓ¦µÄÉè¼Æ·½·¨Ñ§ºÍ×Ô¶¯»¯Éè¼Æ¹¤¾ßÒ²µÃµ½Ñ¸ËÙ·¢Õ¹¡£

¼òµ¥µÄ½²£¬ÏÖ³¡¿É±à³ÌÃÅÕóÁÐFPGAÊÇÒ»ÖÖ¿ÉÒÔ±ä³ÉµÄÊý×Ö¼¯³Éµç·IC£¨Integrated Circuit£©£¬Ëü°üº¬ÁË¿ÉÅäÖõÄÂß¼­¿éÒ»½ÙÂß¼­¿éÖ®¼äµÄ»¥Á¬Ïß¡£ËùνµÄÏÖ³¡¿É±à³ÌÊÇÖ¸Éè¼ÆÈËÔ±¿ÉÒÔͨ¹ýÔÚ¹¤×÷ÏÖ³¡Íê³É¶ÔÕâЩÂß¼­¿éºÍÁ¬ÏßµÄÅäÖã¬ÒÔʵÏÖ»ò¸Ä±ä¸´Ôӵĵç×ÓϵͳµÄ¹¦ÄÜ¡£ÎªÁ˶ÔFPGAÓÐÒ»¸ö½ÏÈ«ÃæµÄÈÏʶ£¬ÎÒÃǼòÒª»Ø¹ËÒ»ÏÂFPGA·¢Õ¹Ïà¹ØµÄ¼¼ÊõÈçͼ1Ëùʾ£¬Í¼Ö½µÄ°×É«ÇøÓò±íʾÒÔ¿ªÊ¼Ñо¿¸Ã¼¼ÊõµÄʱ¼ä£¬µ«ÊÇÓÉÓÚÖÖÖÖÔ­ÒòûÓеõ½ºÜºÃµÄÍÆ¹ã¡£

ͼ1 FPGA¼¼Êõ·¢Õ¹¹ý³Ì

µÚ¶þ½Ú FPGAµÄ½á¹¹¸ÅÊö

ÿһ¸öFPGAÉú²ú³§¶·Å¹×Ô¼ºµÄFPGAÌåϵ½á¹¹£¬µ«ÊÇËùÓг§¼ÒµÄFPGA»ú¹¹

- 1 -

Öж¼°üº¬ÁËÈçͼ2ËùʾµÄÈý¸ö»ù±¾¿é£¬¼´¿ÉÅäÖõÄÂß¼­¿éCLB¡¢¿ÉÅäÖõÄI/OÄ£¿éºÍ¿É±à³Ì»¥Á¬×ÊÔ´¡£ÁíÍ⣬ÔÚFPGAÖÐÓÐÒ»¸öʱÖÓµç·ÓÃÓÚÇý¶¯Ê±ÖÓÐźŵ½Ã¿¸öCLBÖеĴ¥·¢Æ÷£¬»¹ÓÐһЩÆäËûÂß¼­×ÊÔ´Èç´æ´¢Æ÷¡¢ÒëÂëÆ÷µÈ¡£Ëæ×ÅFPGAµÄ·¢Õ¹£¬¸÷¸ö³§¼ÒËùÌṩµÄ×ÊÔ´Ô½À´Ô½·á¸»£¬ÈçÊý×ÖÐźŴ¦ÀíÆ÷DSP¡¢ËøÏà»·PLLµÈ¡£

ͼ2 FPGAµÄ½á¹¹

µÚ¶þÕ£ºFPGAÓë¸÷¹ú·¢Õ¹

µÚÒ»½Ú FPGAÓë¹úÍâ·¢Õ¹

¹úÍâµÄ FPGA µÄÉè¼Æ¼¼Êõ¾­¹ý¶àÄêµÄ·¢Õ¹ºÍ¼Ó¹¤¹¤ÒÕÒѾ­³ÉÊ죬²úÆ·ÃÅÀàÆëÈ«£¬¿ÉÒÔÌṩÉϰٸöϵÁÐÆ·ÖÖ£¬Ð¾Æ¬¼¯³É¶ÈÒÑ´ïµ½ÉϰÙÍòÃÅ£¬²¢¹ã·ºÓ¦ÓÃÓÚͨÐÅ¡¢º½Ìì¡¢º½¿Õ¡¢µ¼º½¡¢Ò£¸Ð¡¢Ò£²â¡¢³Ì¿Ø½»»»»úµÈ¾ü¡¢ÃñÓÃÁìÓò¡£Ä¿Ç°£¬¹úÄÚÍâ¿É±à³ÌÂß¼­Æ÷¼þ±»ÃÀ¹ú¼¸¼ÒÖøÃû´ó¹«Ë¾Ëù¢¶Ï¡£Æä¼¼Êõ¾­¹ý½ü¶þÊ®ÄêµÄ¾­Ñé»ýÀÛ£¬¼¼ÊõÁ¦Á¿Ê®·ÖÐÛºñ¡£Æ÷¼þ³ß´ç´ïµ½ 65nm£¬¹æÄ£´ïµ½Ç§ÍòÃż¶¡£¸÷¹«Ë¾ÔÚÓºÍ¾üÓõç×ÓÔªÆ÷¼þµÄ·¢Õ¹Ê®·ÖѸËÙ¡£ÊÀ½çÅÅÃûǰËĵĿɱà³ÌÆ÷¼þ¹©Ó¦ÉÌ·Ö±ðΪ Xilinx¡¢Altera¡¢Actel¡¢Lattice£¬Õ⼸¼Ò¿É±à³ÌÉè¼Æ¹«Ë¾ÊÇÈ«ÇòÁìÏȵĿɱà³ÌÂß¼­ÍêÕû½â¾ö·½°¸µÄ¹©Ó¦ÉÌ¡£

¾ßÌåXilinx¡¢AlteraÉú²ú³§¼ÒÇé¿ö»áÔÚµÚÈýÕ½éÉÜ¡£

- 2 -

µÚ¶þ½Ú FPGAÓë¹úÄÚ·¢Õ¹

ÓÉÓÚÖйú¼¯³Éµç·²úÒµÊܵ½²úÒµ¸ßËÙÔö³¤ÓëºËÐļ¼Êõ³¤ÆÚÊÜÖÆ¹úÍâ¼¼Êõ±ÚÀݵÄË«ÖØÓ°Ï죬³öÏÖÁ˲úÒµ¹æÄ£Ã¤Ä¿À©´óÓë²úÆ·Ð§ÒæµÍϲ¢´æ£¬Íâ×Ê´óÁ¿½øÈëÓë±¾ÍÁ´óÆóҵȱʧ²¢´æµÄÞÏÞξÖÃæ¡£ÓÉÓÚÍâ×ʵľ޴ó¹±Ï×£¬ÖйúµÄÕû»úÖÆÔì²úÒµ£¬À¨¼ÆËã»ú¡¢Í¨ÐÅÉè±¸ÖÆÔìºÍÊÓÌý²úÒµ£¬ÈÔ¾ßÓнÏÇ¿µÄ¹ú¼Ê¾ºÕùÁ¦£¬¶ø±¾ÍÁµÄÔªÆ÷¼þÑз¢²úÒµÔÚÈ«ÇòËùÕ¼µÄ·Ý¶îÔòÊ®·ÖÓÐÏÞ¡£ÕâÒ»¸ñ¾ÖÔڿ͹ÛÉÏ·´Ó³Á˹úÄ򵀮óÒµÓë¿ÆÑÐÔºËùÉв»¾ß±¸Óë¿ç¹ú¹«Ë¾¿ªÕ¹È«Ã澺Õù£¬Öйúµç×ÓÐÅÏ¢²úÒµÈÔ´¦ÓÚ¼Ó¹¤×é×°½×¶ÎµÄÏÖʵ¡£Òò´Ë£¬´ÓijÖÖÒâÒåÉÏÀ´½²£¬Öйúµç×Ó²úÒµµÄ»ù´¡Ñз¢ÄÜÁ¦´ó¶ø²»Ç¿¡£

»ùÓÚÒÔÉÏÔ­Òò£¬¹úÄÚÔڿɱà³ÌÂß¼­Æ÷¼þÁìÓòÉд¦ÓÚÆð²½½×¶Î£¬Ñо¿´ó¶à¼¯ÖÐÓÚµç·×ۺϺͲ¼¾Ö²¼ÏßËã·¨ÀíÂÛ¡£¶ÔÓÚʵ¼ÊµÄ FPGA оƬÉè¼Æ£¬ÓÈÆäÊÇÉÌÒµ»¯FPGA оƬÖÐÂß¼­µç·µÄÕýÏòǰ¶ËÉè¼ÆÓëÑо¿ÉÐδÓгɹ¦ÏÈÀý¡£

Ŀǰ¹úÄÚϵͳÕû»úʹÓÃµÄ FPGA Æ÷¼þÈ«²¿ÒÀ¿¿½ø¿Ú£¬±»¹úÍ⹫˾¢¶Ï£¬ÇÒ½ø»õÇþµÀÏÁÕ­£¬²úÆ·¼Û¸ñ°º¹ó¡£¹úÄÚÔڿɱà³ÌÂß¼­Æ÷¼þÁìÓò»¹´¦ÓÚÆð²½½×¶Î£¬¹úÄÚ¶à¼ÒÑÐÖÆµ¥Î»×÷ÁË´óÁ¿»ù´¡ÐԵŤ×÷£¬²¢È¡µÃÁ˽׶ÎÐԵĿÆÑгɹû£¬Îª¾üÓÿɱà³ÌÂß¼­Æ÷¼þµÄ·¢Õ¹µì¶¨Á˼áʵµÄ¼¼Êõ»ù´¡£¬ÏÂÃæ½«Õ¹¿ª½éÉÜ¡£

1£©»ªÎ¢µç×ÓϵͳÓÐÏÞ¹«Ë¾

»ªÎ¢µç×Ó³ÉÁ¢Ö®³õ¾ÍÈ·Á¢¹«Ë¾·¢Õ¹µÄרҵ·½Ïò¡ª¡ª¿É±à³ÌÂß¼­Æ÷¼þ£¬¶àÄêÀ´½øÐÐÁËϵͳµÄ¡¢ÉîÈëµÄ¡¢×¨Òµ»¯µÄÑо¿£¬²¢ÔÚ¼¼ÊõÉÏÈ¡µÃÁËÖØ´óÍ»ÆÆ¡£¼æÈÝ XilinxXC9500 ϵÁеĸ´Ôӿɱà³ÌÂß¼­Æ÷¼þ¡°HWD14XX ϵÁÐ CPLD¡±Í¨¹ýÁËÉè¼Æ¶¨ÐÍ£¬¼¼Êõ¹úÄÚÁìÏÈ¡¢Ìî²¹¿Õ°×¡£ÕÆÎÕÁ˿ɱà³ÌÂß¼­Æ÷¼þµÄÉè¼Æ·½·¨ºÍ×ܽá³ö¿É±à³ÌÂß¼­Æ÷¼þµÄÒ»Ì×ÍêÕûÉè¼ÆÁ÷³Ì£¬ÕÆÎÕ¸´Ôӿɱà³ÌÂß¼­Æ÷¼þÄÚǶFLASHÕóÁеÄÉè¼Æ·½·¨¡£

»ªÎ¢¹«Ë¾»ùÓÚ EEPROM ¹¤ÒÕ¡¢EPROM ¹¤ÒÕµÄ GAL20V8¡¢GAL22V10¡¢EP220 µÈµÍÃܶȿɱà³ÌÂß¼­Æ÷¼þÑз¢Íê³É¡£»ªÎ¢¹«Ë¾ ¡°¿É±à³ÌÂß¼­µç·ºË¿ª·¢¡±µÃµ½ 863 ¹ú¼Ò¸ß¼¼ÊõÑо¿·¢Õ¹¼Æ»®µÄÖ§³Ö£¬²¢Ë³Àûͨ¹ýÑéÊÕ¡£»ªÎ¢¹«Ë¾°ÙÍòÃż¶ FPGA оƬÉè¼Æ·½·¨ÓëÑо¿È¡µÃ½×¶ÎÐԳɹû¡£»ªÎ¢¹«Ë¾¾ß±¸×ÔÖ÷ÉÕ¼Æ÷¡¢±à³ÌÆ÷¡¢ÅäÌ×Èí¼þ¼°Ó¦Óÿª·¢ÏµÍ³¼¶Æ½Ì¨¡£

ÒÔÉÏ»ù´¡Ñо¿ºÍÐÍÆ×Ñз¢¹¤×÷µÄ¿ªÕ¹£¬Îª°ÙÍòÃż¶ FPGA µÄÔ¤ÏÈÑо¿´òÏÂÁ˼áʵµÄ»ù´¡¡£

2£©¸´µ©Î¢µç×Ó¹«Ë¾

¸´µ©Î¢µç×Ó²ÉÓà 0.35um ¹¤ÒÕ£¬Ñз¢ 10 ÍòÃŹæÄ£Æ÷¼þ¼°Èí¼þϵͳԭÐÍ£»È¡µÃ¶àÏî¾ßÓÐ×ÔÖ÷֪ʶ²úȨµÄÑо¿³É¹û£»È¡µÃ 863 ¹ú¼Ò¸ß¼¼ÊõÑо¿·¢Õ¹¼Æ»®µÄÖ§³Ö¡£

3£©Î÷°²µç×ӿƼ¼´óѧ΢µç×ÓÑо¿Ëù¡£

Î÷°²µç×ӿƼ¼´óѧ΢µç×ÓÑо¿Ëù»ùÓÚ Xilinx 4000 µÄ¼Ü¹¹Éè¼ÆÁËÒ»¿î¿ÉÓÃϵͳÃÅΪ 3 ÍòÃÅµÄ FPGA оƬ£¬²¢ÔÚ²¼ÏßËã·¨·½ÃæÈ¡µÃÁËÒ»¶¨µÄÑо¿³É¹û¡£ÁíÍ⣬¹úÄÚÆäËûÑо¿ÔºËùÒ²×÷ÁË´óÁ¿µÄ»ù´¡¹¤×÷¡£µ«Êǵ½Ä¿Ç°ÎªÖ¹£¬¹úÄÚµÄFPGA оƬÉè¼ÆÈÔÈ»Ö÷Òª¼¯ÖÐÔÚ 3 Íò¡ª10 Íòϵͳ¿ÉÓÃÃÅÊýµÄѧÊõÐÔоƬÑо¿Éè¼Æ·½Ã棬ÉÐÎÞÄܹ»ÕæÕý·ûºÏ¹¤Òµ¡¢ÉÌÒµÓ¦ÓÃÐèÇóµÄ³ÉÊì²úÆ·³öÏÖ£¬ÓÈÆäÊÇûÓÐÄÜÐγÉϵÁвúÆ·¿ª·¢µÄ IP ºËʵÏÖµÄоƬ³öÏÖ¡£

- 3 -

µÚÈýÕ£ºFPGAÓëÉú²ú³§¼Ò

µÚÒ»½Ú FPGAÓëXilinx

Xilinx ¹«Ë¾³ÉÁ¢ÓÚ 1984 Ä꣬Xilinx Ê×´´ÁËÏÖ³¡¿É±à³ÌÂß¼­ÕóÁУ¨FPGA£©ÕâÒ»´´ÐÂÐԵļ¼Êõ£¬²¢ÓÚ 1985 ÄêÊ×´ÎÍÆ³öÉÌÒµ»¯²úÆ·¡£Ä¿Ç° Xilinx Âú×ãÁËÈ«ÊÀ½ç¶ÔFPGA ²úÆ·Ò»°ëÒÔÉϵÄÐèÇó¡£Xilinx ¹«Ë¾µÄ FPGA Æ÷¼þ¾ßÓÐÊ®·ÖÍ»³öµÄÌØÉ«£º»ùÓÚSRAM ¼Ü¹¹£¬¿É¡°ÎÞÏ޴Ρ±±à³Ì£»LUT ¿ÉÅäÖÃΪ·Ö²¼Ê½ RAM£»¿é RAM ¿ÉÅäÖÃΪ¶àÖÖģʽ£»È«Êý×ÖʽµÄʱÖÓ¹ÜÀíϵͳ£¬¿ÉÌṩÁé»î¾«È·µÄʱÖÓÐźţ»Versa-Ring ÌṩÁË IOB Óë CLB µÄÁ¬½Ó£¬¿ÉÒÔ¸ü±ãÀûµÄʵÏÖ PIN Ëø¶¨£»¸ß¶Ë²úÆ·Èç VIRTEX-II Pro¡¢VIRTEX-II Pro X ǶÈëÁË΢´¦ÀíÆ÷ºÍרÓó˷¨Æ÷£¬VIRTEX4 FX ǶÈëÁË´¦ÀíÆ÷£¬ÌṩϵͳµÄ½â¾ö·½°¸£¬¹¦Äܸü¼ÓÇ¿´óµÈ¡£

Xilinx ÓÚ 2006 ÄêÓÖÍÆ³öÁËÆä×îÐÂϵÁеIJúÆ· VIRTEX -5 ϵÁУ¬¸ÃϵÁÐÌṩFPGA Êг¡ÖÐ×îÐÂ×îÇ¿´óµÄ¹¦ÄÜ¡£VIRTEX-5 ϵÁвÉÓõڶþ´ú ASMBL £¨¸ß¼¶¹èƬ×éºÏÄ£¿é£©ÁÐʽ¼Ü¹¹£¬°üº¬ËÄÖÖ½ØÈ»²»Í¬µÄƽ̨£¨×ÓϵÁУ©£¬±È´ËǰÈκΠFPGAϵÁÐÌṩµÄÑ¡Ôñ·¶Î§¶¼´ó¡£Ã¿ÖÖÆ½Ì¨¶¼°üº¬²»Í¬µÄ¹¦ÄÜÅä±È£¬ÒÔÂú×ãÖî¶à¸ß¼¶Âß¼­Éè¼ÆµÄÐèÇ󡣸ÃϵÁÐÖ÷ÒªÓÉ LX¡¢LXT¡¢SXT ºÍ FXT Ëĸöƽ̨¹¹³É£¬ÆäÖÐVIRTEX-5 LX ÊÇÕë¶Ô¸ßÐÔÄÜͨÓÃÂß¼­Ó¦Óã¬VIRTEX-5 LXT ÊÇÕë¶Ô¾ßÓи߼¶´®ÐÐÁ¬½Ó¹¦ÄܵĸßÐÔÄÜÂß¼­£¬VIRTEX-5 SXT ÊÇÕë¶Ô¸ßÐÔÄÜÐźŴ¦ÀíÓ¦Óã¬VIRTEX-5FXT ÊÇÕë¶Ô¸ßÐÔÄÜǶÈëʽϵͳ¡£

Xilinx ¹«Ë¾µäÐÍ´ú±í²úÆ·ÊÇ Virtex ϵÁмܹ¹µÄ FPGA£¬Æä½á¹¹ÖÐǶÈëÁ˾ßÓÐÌØ¶¨¹¦ÄܵŦÄܵ¥Ôª£¬Èç¿é RAM¡¢Ê±ÖÓËøÏà»·¡¢³Ë·¨Æ÷ÉõÖÁ΢´¦ÀíÆ÷µÈ¹¦Äܵ¥Ôª£¬ÒÔÂú×㹦Äܸü¸´ÔÓ¸üÇ¿´óµÄÉè¼ÆÐèÇó¡£

Xilinx ¹«Ë¾ FPGA ÊÇ»ùÓÚ²éÕÒ±í LUT ½á¹¹µÄ£¬¿ÉÅäÖÃÂß¼­¿é CLB Öл¹°üº¬Á˹¦ÄÜÇ¿´óµÄ×éºÏºÍʱÐòÂß¼­£¬Äܸù¾Ý²»Í¬µÄÓ¦ÓÃÐèҪʵÏÖ¶àÖÖ×éºÏÓëʱÐòÂß¼­¹¦ÄÜ¡£Ã¿¸ö CLB °üÀ¨ 2 ¸öÖØ¸´µÄÂß¼­µ¥Ôª£¬Âß¼­µ¥Ôª½á¹¹ÔÚÏÂÊöÕ½ڻáÓÐÏêϸ½éÉÜ¡£Ã¿¸öÂß¼­µ¥ÔªÓÉ 2 ¸ö 4 ÊäÈëµÄ LUT£¬À´Íê³É»ù±¾µÄÂß¼­¹¦ÄÜ£¬ÒÔ¼°×÷Ϊ·Ö²¼Ê½RAM£¬ÊµÏÖС¹æÄ£µÄ´æ´¢£¬2 ¸ö¿ÉÅäÖõĴ¥·¢Æ÷À´Íê³ÉÏà¹ØµÄʱÐòµç·¡£ÁíÍ⣬µç·»¹¸½¼ÓÁËÒ»Ð©ÌØÊâµÄ×ÊÔ´£¬Èç½øÎ»Á´£¬ÓÃÀ´ÊµÏÖ¸ßËÙµÄÔËË㹦ÄÜ¡£

³ýÁË×îÏȽøµÄ¸ßÐÔÄÜÂß¼­¼Ü¹¹£¬VIRTEX-5 FPGA »¹°üº¬¶àÖÖÓ² IP ϵͳ¼¶Ä£¿é£¬°üÀ¨Ç¿´óµÄ 36Kb Block RAM/FIFO¡¢µÚ¶þ´ú 25 x 18 DSP Slice¡¢´øÓÐÄÚÖÃÊý¿Ø×迹µÄSelectIO¼¼Êõ¡¢ChipSyncԴͬ²½½Ó¿ÚÄ£¿é¡¢ÏµÍ³¼àÊÓÆ÷¹¦ÄÜ¡¢´øÓм¯³É DCM£¨Êý×ÖʱÖÓ¹ÜÀíÆ÷£©ºÍËøÏà»·£¨PLL£©Ê±ÖÓ·¢ÉúÆ÷µÄÔöÇ¿ÐÍʱÖÓ¹ÜÀíÄ£¿éÒÔ¼°¸ß¼¶ÅäÖÃÑ¡Ïî¡£LXT ºÍ SXT Æ÷¼þ»¹°üº¬Õë¶ÔÔöÇ¿ÐÍ´®ÐÐÁ¬½ÓµÄµçÔ´ÓÅ»¯¸ßËÙ´®ÐÐÊÕ·¢Æ÷Ä£¿é¡¢Ò»¸ö·ûºÏ PCI Express µÄ¼¯³É¶ËµãÄ£¿éºÍÈý̬ÒÔÌ«ÍøMAC£¨Ã½Ìå·ÃÎÊ¿ØÖÆÆ÷£©¡£ÕâЩ¹¦ÄÜʹ¸ß¼¶Âß¼­Éè¼ÆÈËÔ±Äܹ»ÔÚÆä»ùÓÚ FPGA µÄϵͳÖÐÌåÏÖ×î¸ßµµ´ÎµÄÐÔÄܺ͹¦ÄÜ¡£

VIRTEX-5 FPGA ÒÔ×îÏȽøµÄ 65nm£¬12 ²ã½ðÊôµÄÍ­¹¤ÒÕ¼¼ÊõΪ»ù´¡£¬Ð¾Æ¬Äں˵çѹΪ 1V£¬ÊǶ¨ÖÆ ASIC ¼¼ÊõµÄ¿É±à³ÌÌæ´ú·½°¸¡£´ó¶àÊý¸ß¼¶ÏµÍ³Éè¼Æ¶¼ÐèÒªFPGA µÄ¿É±à³ÌÄÜÁ¦¡£VIRTEX-5 FPGA ÒÔǰËùδÓеÄÂß¼­¡¢DSP¡¢Èí/ Ӳ΢´¦ÀíÆ÷ºÍÁ¬½Ó¹¦ÄÜÌṩ×î¼Ñ½â¾ö·½°¸£¬ÒÔÂú×ã¸ßÐÔÄÜÂß¼­Éè¼ÆÈËÔ±¡¢¸ßÐÔÄÜ DSP Éè¼ÆÈËÔ±ºÍ¸ßÐÔÄÜǶÈëʽϵͳÉè¼ÆÈËÔ± µÄÐèÇó¡£VIRTEX-5 LXT¡¢SXT ºÍ FXT ƽ̨

- 4 -