毕业设计(论文)开题报告

题目：火箭橇用数据记录仪高速串口电路设计

院（系） 光电工程学院 专 业 测控技术与仪器 班 级110107 姓 名陈召庆 学 号110107121 导 师蔡荣立

2015年03月11日

开题报告填写要求

1．开题报告作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成。

2．开题报告内容必须按教务处统一设计的电子文档标准格式（可从教务处网页上下载）填写并打印（禁止打印在其它纸上后剪贴），完成后应及时交给指导教师审阅。

3．开题报告字数应在1500字以上，参考文献应不少于15篇（不包括辞典、手册，其中外文文献至少3篇），文中引用参考文献处应标出文献序号，“参考文献”应按附件中《参考文献“注释格式”》的要求书写。 4．

年、月、日的日期一律用阿拉伯数字书写，例：“2005年11月26日”。

1.毕业设计（论文）综述（题目背景、国内外相关研究情况及研究意义） 1.1题目背景及意义 近年来，随着我国的经济迅速发展，综合国力也在不断增强，高科技领域内也是取得了长足进步，为中国的国防力量提供了坚实的后盾。火箭撬试验滑轨是20 世纪下半叶发展起来的一种大型、高精度地面动态模拟试验设备[2]，主要用来研究航空、航天等国防武器装备以及民用高新技术产品在高速度、高加速度运行过程中所遇到的一系列技术问题[3]。可以用来进行空气动力学试验，也可进行导弹制导和控制系统的试验。试验时，数据记录仪作为数据存储设备中的一种，主要用于在试验中记录和存储海量数，当火箭橇试验结束后，能够对火箭橇上搭载的数据记录仪与上位机（计算机）之间进行高速数据通信，使计算机获得存储的数字信号，从而进行后续的信号分析及处理对于试验有着重要的意义。传统的数据记录器采用RS232向PC机发送数据，随着时代的发展，现在需要存储的数据量多达几十个GB甚至上百GB，如果再依靠传统记录器的数据传输方式需要花费很长的时间，因此必须采用高性能的数据传输系统，提高数据的传输速率，这样才能有效提高科研人员的工作效率。现在随着 USB接口技术和计算机技术的成熟和发展，USB接口已经成为PC机的标准接口，目前USB2.0的理论传输速度可以达到480Mbps。不仅能提高工作效率，而且还有着广阔的应用前景。 1.2国内外相关研究情况 随着微电子制造工艺和电子生产技术的不断发展,作为控制模块的器件已经不断的被淘汰,例如曾经使用单片机、DSP作为数据采集系统的控制模块,但如今基本选择FPGA作为控制模块的主芯片[4]。 另一方面,随着数字化的广泛应用,数据采集也越来越重要,国内外都在研发各种各样的数据采集卡,目前存在的高速数据采集卡普遍采用PCI、ISA等标准接口[5]。 2.本课题研究的主要内容和拟采用的研究方案、研究方法或措施 2.1主要指标 ? 数据接口：USB2.0协议； ? 传输速率：不小于20Mbps； ? 上位机功能：可进行原始数据显示； ? 供电方式：直流+5V； 2.本课题研究的主要内容和拟采用的研究方案、研究方法或措施 [1][1][1]2.1主要指标 设计一种高速串行数据传输电路。能够对火箭橇上搭载的数据记录仪与上位机（计算机）之间进行高速数据通信。当火箭橇试验结束后，可通过高速串口被计算机获得存储的数字信号，从而进行后续的信号分析及处理。 （1） 以FPGA为基础的SOPC系统核心控制电路设计； （2） 以Nios II软核处理器为核心与USB驱动及程序设计； （3） USB数据传输接口电路设计； （4） 系统电源、时钟及复位电路设计； 2.3拟采用的研究方案 2.3.1方案综述 火箭橇用数据记录仪高速串口电路设计是火箭撬高速数据采集系统的一部分。整个系统以FPGA为核心控制器件，工作原理大致如下：火箭撬试验时，以ADC为核心的前端数据采集电路将采集到的信号进行调理以及模数转换存储到以NAND Flash为核心的高速存储电路中，实验结束后，通过以USB2.0协议为核心的高速串口电路与上位机的连接，使计算机获得试验存储数据以进行后续的信号分析及处理。高速数据采集系统框图如图2-1所示。 图2-1 高速数据采集系统框图 高速串口电路的实现主要由硬件部分和软件部分实现。以NAND Flash为核心的前端数据存储电路、以FPGA为核心的系统控制电路以及以适合USB2.0协议芯片为核心的接口电路[6]。高速串口电路系统结构框图如图2-2所示。FPGA采用ALTERA公司的CycloneII系列的EP2C5Q208芯片,主要用于实现对USB芯片的控制及数据的传输。在FPGA芯片上，可以通过两种设计方法对控制系统进行了研究、设计和比较，一是直接对FPGA进行控制系统逻辑设计,二是在FPGA芯片上高速采集电路 FPGA （CycloneII）控制电路 高速存储电路 高速串口电路 上位机 构建SOPC系统,实现系统控制。本课题主要使用第二种方式。USB接口电路作为传输电路,主要功能是完成USB芯片和PC机间的正常通信[5],将NAND Flash中存储的数据传到上位机上，从而进行后续的信号分析及处理。 NAND Flash1 JTAG FPGA CycloneII EPCS SDRAM1 SDRAM2 SOPC [7] NAND Flash2 时钟 USB PC 图2-2高速串口电路系统结构框图[8] JATG:一种国际标准测试协议,主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 EPCS:串行存贮器，FPGA配置数据和Nios II程序都存放在EPCS器件中。 2.3.2主控单元FPGA的选择 在传统的数据采集系统中，控制模块通常采用的DSP或者单片机，并且需要一些复杂的外围电路和存储器才能完成数据采集的任务。 （1） 使用单片机作为控制模块的缺点：操作指令周期较长，工作运行速度较低且运行不稳定，从而很难达到高速数据采集的要求。 （2） DSP虽然有较高的工作时钟频率来满足高速数据采集的要求，但由于其内部各种功能的实现都要依靠程序的运行，使用DSP作为控制模块导致工作效率降低。因为整个数据采集时间中很大一部分是程序运行的时间，而且要实现数据的发送还需要外围的存储器和相应的逻辑控制模块。 可见，随着数据传输对速度、准确性和稳定性的要求越来越高，传统数据传输系统的弊端越来越明显[9]-[10]。因此本系统采用高集成度、高速、超大规模、低