功耗、低硬件成本的现场可编程逻辑器件FPGA作为控制模块的主芯片。FPGA是在CPLD的基础上发展起来的新型高性能可编程逻辑器件，其器件密度从数万系统门到数千万系统门不等，可以完成极其复杂的时序与逻辑电路功能。FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的不限资源、底层嵌入功能单元、内嵌专用硬核等。FPGA的主要器件供应商有Altera、Xilinx、Lattice、Actel和Atmel等[11]。本系统采用的Altera公司的CycloneII系列的EP2C5Q208芯片,该芯片国内用户比较多，具有现有的开发平台，同时，Cyclone II器件扩展了FPGA在低成本、大批量应用领域的影响力,延续了第一代Cyclone器件系列的成功。Cyclone II满足本系统的设计要求。 2.3.2基于USB2.0数据传输接口芯片选型 数据传输的快慢和整个采集系统运行的速度很大程度上取决于硬件接口电路的设计,选择一款合适的、符合USB2.0协议的高速设备芯片并能充分发挥其速度优势是至关重要的,因此首先要对此芯片的选型以及芯片本身有足够的认识,才能为设计出符合要求的接口电路打好基础。另外,芯片开发工具的熟练程度、资源利用率、芯片及外接电路成本以及开发的难易程度也是影响芯片选择的重要因素[5]。 （1）CH376 CH376是文件管理控制芯片，支持三种通讯接口：8位并口、SPI接口或者异步串口，单片机/DSP/MCU/MPU 等控制器可以通过上述任何一种通讯接口控制CH376 芯片，存取U 盘或者SD 卡中的文件或者与计算机通讯。CH376兼容USB V2.0，而且内置了USB 控制传输的协议处理器，自动检测USB 设备的连接和断开，提供文件管理与读写功能，内置固件处理海量存储设备的专用通讯协议[12]-[13]。 部分引脚说明如表格2-1所示。 CH376S引脚 类型 引脚号 名称 10 UD+ USB信号 11 UD- USB信号 表2-1 CH376S引脚说明 （2）CY7C68013 引脚说明 USB总线的D+数据线 USB总线的D-数据线 CY7C68013(简称FX2)是Cypress公司研制并推出的包含USB2.0的集成微控制器,芯片内部集成了 1个增强型的8051、1个USB数据收发器、1个智能USB串行接口引擎（SIE）、16位地址线、3个8位I/O 口、8.5KB RAM和4KB FIFO等。增强性8051内核完全与标准8051兼容,又有诸多的改进,最高工作频率为48MHz,一个指令只需4个时钟周期,而性能可达到标准8051的3倍以上。而内部集成的USB2.O的SIE能完成大部分USB2.O协议的处理工作,从而极大地减少了用户对繁杂的USB协议处理。另外,用户在开发时,可以利用GPIF或FIFO等方式实现与高速外围设备的逻辑无缝连接和高速数据传输。该芯片虽然是针对USB2.0的,但是和USB1.1是兼容的,它仅支持两种传输速率:全速12Mbps和高速480Mbps[14]。 结合芯片选型的特点，两个芯片都可以应用于本系统的设计。CH376虽然速度不是太快的，但它内置USB 通讯协议，对USB 的编程更加简单、代码少，容易上手，开发周期短、成本低；另外，CH376 还支持多种文件系统，构成了开发高效性[15]。但是CY7C68013包含增强型8051内核和智能USB接口是出色USB2.0单芯片解决方案，能真正体现USB2.0传输速度，但在设计应用上较CH376有一定难度。因此暂定的两款芯片型号未定，CH376应用简单，但是是否能达到主要技术指标传输速率不小于20Mbps的要求还有待进一步实验验证，若达不到要求则改用CY7C68013芯片。 3.本课题研究的重点及难点，前期已开展工作 3.1重点及难点 重点：(1)在FPGA里嵌入Nios II软核实现片上可编程系统（SOPC）； (2)使用USB2.0实现主控芯片和上位机之间的连接； 难点：(1)以Nios II软核处理器为核心与USB连接的驱动及程序设计； (2)基于USB2.0数据传输接口芯片选型。 3.2前期已开展工作 查阅了与本课题相关的国内外资料，与导师进行了交流沟通，明确了本课题的研究内容，掌握了本系统的重点和难点，搜集了相关芯片的特性资料，对电路中FPGA芯片以及USB接口芯片进行了删选，初步确定了火箭撬用高速串口电路的总体设计方案。 4.完成本课题的工作方案及进度计划（按周次填写） 第1周～第3周 查阅相关资料，明确本课题的研究内容，完成总体方案设计，撰写开题报告，并进行开题答辩； 第4周～第10周 按任务书的要求提出具体方案，确定具体电路图，并通过软件仿真，验证方案，并撰写中期报告； 第11周～第12周 对验证后的方案绘制原理图； 第13周～第15周 整合前期和中期的实验报告，并继续补充相关资料，撰写毕业论文； 第16周～第18周 对毕业论文的内容、格式进行校核；准备进行答辩。 参考文献 [1]李泽明.基于USB3.0接口的高速数据传输电路设计与实现[D].中北大学，2014. [2]王云.火箭橇试验滑轨的发展与展望[J].航空科学技术,2010,01:30-32. [3]杨兴邦.XB火箭橇试验滑轨的直线度评估[J].航空精密制造技术,1999,05:25-29. [4]杨海钢,孙嘉斌,王慰.FPGA器件设计技术发展综述[J].电子与信息学报,2010,03:714-727. [5]冯新亚.基于USB2.0+FPGA的高速数据采集系统的研究与设计[D].西南交通大学,2009. [6]李超.基于FPGA+USB2.0高速数据采集系统的研究与设计[D].武汉理工大学,2013. [7]马霖.基于SOPC的高速数据采集系统研究与设计[D].西南交通大学,2007. [8]乔天熊,高天德,史伊朝,刘培洲.基于NiosⅡ的NAND Flash控制器设计[J].计算机与数字工程,2014,08:1498-1501. [9]翟伟,纪元法,孙希延,徐亚宁.基于FPGA的高速数据串口采集系统设计[J].桂林电子科技大学学报,2013,04:275-278. [10]朴现磊,熊继军,沈三民.基于FPGA的高速数据采集系统的设计[J].微计算机信息,2008,02:209-211. [11]吴继华,王诚等.AlteraFPGA/CPLD设计.北京:人民邮电出版社,2005.2-3 [12]李萍,单葆悦,刘晓东,杨赫天.USB芯片CH376在智能仪器仪表中的应用[J].计量与测试技术,2011,02:9-10+14. [13]USB 总线接口芯片CH376 中文手册. [14]CY7C68013Datashe.Cypress Semiconductor Corporation [15]谢志英,郑立评,寇应展.基于CH376USB接口和MSP430单片机的数据采集系统[J].工业控制计算机,2012,11:32-33. [16]刘新云.基于EP2C5Q208的最小NiosⅡ开发板设计[J].荆楚理工学院学报,2010,05:16-19. [17] Altera Company.Cyclone II Device Handbook[Z].2008. [18]Altera Company.Nios II Processor Reference Handbook[Z].Ver7. 2,October2007. [19]杨春玲，张辉.现代可编程逻辑器件及SOPC应用设计.哈尔滨:哈尔滨工业大学出版社,2005.232-249. [20]盛娜.基于NiosⅡ的SOPC系统平台的开发与研究[D].山东大学,2006. 注：1、正文：宋体小四号字，行距22磅。 2、开题报告装订入毕业设计（论文）附件册。