基于AHB总线的灵活可配置WLAN芯片架构设计

摘 要： 根据无线通信芯片不同协议版本以及不同场景的应用需求，提出了一种针对系列无线局域网SoC、基于AHB总线的灵活可配置通用总线体系架构。介绍了该总线的系统架构和关键模块的设计，重点分析了该结构的可扩展性、可重用性等优点。将其应用于实际WLAN芯片的SoC架构设计中，实际原型系统表明该总线架构功能完全符合无线通信SoC的系统要求，并具有高度灵活可扩展、高度可重用的总线特征。关键词： AHB总线；WLAN；可扩展性；可重用性

近十年来，随着无线局域网（WLAN）技术的飞速发展，出现了IEEE 802.11a/b/g/n/ac等系列通信协议，其中802.11b[1]速率最高为11 Mb/s，802.11a/g[2-3]速率最高为54 Mb/s，802.11n[4]速率最高为600 Mb/s，目前正在制定中的802.11ac[5]速率最高超过了1 Gb/s。不仅WLAN协议版本在不断地更新或改进，而且不同应用场景也导致芯片的架构差别极大，这些都使得WLAN芯片的设计实现面临着越来越严峻的挑战。 片上系统SoC（System-on-Chip）已成为当今数字集成电路设计的必然选择，而SoC设计的关键问题之一就是采用片内总线。片内总线作为SoC集成系统的互连结构，可以将各个模块互连起来，解决整个系统功能模块间的相互通信问题[6]。如果针对特定协议、特定应用场景设计特定的总线架构，将使得无线SoC的设计、验证工作量巨大，无法形成灵活、可重用的平台化SoC解决方案，给SoC架构设计人员带来极大的技术挑战。基于以上考虑，本文提出了一种适用于系列无线局域网SoC、基于AHB总线的灵活可配置通用总线体系架构。1 WLAN芯片的系统框架 尽管WLAN协议有多种，但都属于网络通信的范畴，均是有一个固定的层次结构。为了实现不同设备之间的可靠通信，不同协议的标准都是按照开放系统互联OSI（Open System Interconnect）参考模型去制定的。这个模型把网络通信的工作分为7层，分别是物理层、数据链路层、网络层、传输层、会话层、表示层和应用层。网络中各结点都有相同的层次，不同结点相同层次具有相同的功能，同一结点相邻层间通过接口通信。层次化结构使得通信协议的实现可以实现模块化，降低了设计的复杂度。 根据OSI的参考模型，对于不同的网络通信协议，IP层(网络层)以上各层均可以实现标准化，关键的差别就集中在物理层(PHY)和媒体接入层(MAC，属于数据链路层)。因此，WLAN协议规范就只定义了OSI模型最下面的两层。只要是WLAN芯片，就必然会同时具备MAC和PHY两种组件。MAC是一组用以决定如何访问媒介与传送数据的规则，至于传送与接收的细节则交由PHY负责[7]。 图1所示为WLAN芯片工作的一般层次框架，其中物理层(PHY)功能和射频（RF）模块以纯硬件的方式实现；MAC层则一分为二，将计算密集型或者时序约束性强的功能用硬件实现(Low MAC)，反之则用软件实现(High MAC)；驱动相关或更上层的功能则全部用软件实现，配置方便，灵活性高。

随着WLAN协议的不断更新或改进，各个层次的功能都有较大程度的提升，相应的技术方案就必须做适当的调整。同时，软硬件之间的接口交互方式也会随着不同场合的应用需求而有所差别。这就要求WLAN芯片的设计必须具备良好的可扩展性和可重用性等特点，因此采用基于一种灵活可配置的总线架构将显得至关重要。2 基于AHB总线的芯片结构2.1 AHB总线架构 AHB(Advance High-performanceBus)是AMBA总线协议中用于连接高性能系统模块的高性能总线[8]。协议由ARM公司设计，目前已被工业界广泛采用。其特点如下： (1)单时钟沿操作； (2)非三态实现； (3)采用地址/数据分离的流水线操作； (4)支持固定长/不定长猝发(burst)传输； (5)分裂（split）事务传输； (6)单周期主模式切换； (7)数据宽度可自定义； (8)最多支持16个主设备和16个从设备。 WLAN芯片的设计，不仅要保证功能的实现符合协议的要求，还要注重整个芯片的结构是否具有可扩展性和可重用性的特点。基于上述考虑，本文提出了一种基于AHB总线的WLAN 芯片结构，（虚

线框内为WLAN芯片）。

AHB总线的引入将芯片系统划分成两个相对独立的单元，一边是执行WLAN协议相关的功能单元，包括MAC、PHY以及AD/DA模块；另一边则是主机接口或者外部通用接口模块。修改前者可以满足不同协议版本的功能需求，而修改后者可以适用于不同场合、不同主机接口的应用需求。2.2 AHB总线互联结构设计 AHB总线结构包括AHB主设备、AHB从设备、仲裁器、译码器、主到从选择器、从到主选择器、默认主设备和默认从设备。其中，仲裁器、译码器、主到从选择器和从到主选择器组成AHB总线的互联结构，详细设计。

2.2.1 仲裁器 仲裁器（Arbiter）是AHB系统总线的主要管理结构，负责多个主设备的总线仲裁，保证在任何时候只有一个主设备获得总线使用权。 AHB协议没有规定具体的总线优先级算法，用户可以根据实际的情况选择适当的仲裁协议。通常有两种算法：固定优先级算法和循环优先级算法。所谓固定优先级算法是指AHB总线中各主设备的优先级是事先确定好的，并保持固定不变；而循环优先级算法，在仲裁的过程中会根据一定的规律发生变化。本设计中，根据系统的需要，采用优先级固定算法。 同时，本文设计的仲裁器对主设备支持lock传输，对从设备支持split传输，前者保证了突发传输的带宽要求，后者则提高了整个系统的总线利用率。2.2.2 译码器 AHB系统总线采用集中式地址译码机制。为了实现快速译码，本文采用简单的译码规则，只对地址的高端位信号进行译码，同时输出从设备的选择信号。 在一个地址没有被完全映射的设计中，当总线对不存在的地址空间进行访问时，译码器应该选择默认从设备，并由该设备提供传输响应。3 系统分析及验证3.1 可扩展性、可重用性分析3.1.1 不同应用接口分析 采用基于AHB的总线架构，可以使得芯片的层次结构更加分明，同时，也可以很容易地进行修改使其适用于不同的应用场合。根据不同的速率、不同的外设接口需求，可以选择如PCI-e、PCI、USB、SDIO、UART等不同的芯片接口方式。，只需要更换主机接口模块(虚线框部分)，而其他模块几乎不用任何修改(如AHB互联结构、MAC、PHY等部分)，就可实现功能模块的可重用性。

无论是不同的协议，还是同一种协议的不同版本，只需要将芯片结构中的MAC和PHY进行相应的替换，而不用对其他部分进行任何修改，这体现了基于AHB总线的WLAN芯片结构具备可移植性的特点。3.1.2 片内有无CPU分析 基于AHB总线的WLAN芯片结构还具备可扩展性的特点，主要表现在方便集成CPU，。

(1)片内无CPU 芯片上只实现硬件部分的功能，而将所有软件部分的功能放在主机上实现，大大简化了芯片的设计。通信过程中发送所需的数据以及接收所获得的数据，均是通过外部接口与主机内存进行交互。但是，TCP/IP协议栈处理网络数据传输中，要占用大量的主机CPU资源，主要体现在数据的复制、协议的处理以及中断处理等方面。 (2)片内有CPU 为了减轻主机CPU的负担，可以将TCP/IP协议栈转移到芯片上实现，这就要求芯片上有集成CPU。如果WLAN芯片是基于AHB总线进行设计的，则可以在原来的基础上进行扩展，只需将CPU挂接在AHB总线上，便可实现对芯片上各模块的控制。3.2 系统验证 依据本文提出的基于AHB的灵活可配置总线架构，应用于实际的WLAN芯片设计中。系统采用PCI外部接口，内部暂时未集成CPU，片内集成MAC和PHY。搭建的原型系统。

实测分析表明，该系统可以工作在80 MHz的系统时钟上。若AHB的总线宽度为32 bit，则总线内的数据交互最高可达2.56 Gb/s，足以支持PCI总线在33 MHz、32 bit下的数据传

输，同时也满足802.11ac对于高吞吐率的要求。 本文提出了一种适用于无线通信芯片的灵活可配置总线架构。首先介绍了WLAN芯片的系统框架，分析了芯片设计中对灵活可配置总线的需求；然后提出了基于AHB总线的芯片结构和设计思路，给出了AHB总线互联结构设计；最后重点分析了该总线架构的可扩展性、可重用性等优点，并将其应用于基于PCI总线接口的无线通信芯片中，最终完成了系统级的验证。