C、连接最简单

D、译码最简单

4、SRAM芯片通常有一个输出允许控制端OE*，它对应系统的＿＿＿＿＿＿＿＿＿＿信号。

A、MEMW* C、IOR*

B、IOW* D、MEMR*

5、在高性能微机的存储系统中，＿＿＿＿＿＿＿＿＿＿是为了提高主存速度而增加的一个存储器层次。

A、寄存器 C、虚拟存储器

B、高速缓存 D、闪速存储器

第二题、多项选择题（每题2分，5道题共10分）

1、相对部分译码方式，全译码方式的特点有＿＿＿＿＿＿＿＿＿＿。

A、地址唯一 B、地址不重复 C、连接最简单 D、译码复杂 E、地址重复

2、EEPROM芯片的特点有＿＿＿＿＿＿＿＿＿＿。

A、用电擦除 B、用紫外线擦除 C、需要刷新保持信息有效 D、断电后信息不丢失 E、可以编程写入

3、如果在8088处理器地址总线A19～A14＝111110时，选中某个存储器芯片，则物理地

址＿＿＿＿＿＿＿＿＿＿将访问这个存储器芯片。

A、FFFFFH B、FC000H C、FB000H

D、FA000H E、F8000H

4、要构建64MB主存空间，使用＿＿＿＿＿＿＿＿＿＿结构存储器芯片可以实现。

A、8个16M×8 B、4个16M×8 C、64个32M×4 D、32个32M×1 E、32个16M×1

5、对于32K×8结构的62256 SRAM芯片，具有＿＿＿＿＿＿＿＿＿＿特性。

A、8个数据引脚 B、16个数据引脚 C、16个地址引脚 D、15个地址引脚 E、256K位容量

第三题、判断题（每题1分，5道题共5分）

1、采用全译码方式的存储器，其任一单元都有唯一的确定地址。

正确

错误

2、DRAM必须定时刷新，否则所存信息就会丢失。

正确

错误

3、高性能计算机的存储系统基于各种存储器件的特点，依据存储访问的局部性原理构成层次结构。

正确

错误

4、在存储器芯片选中情况下，其内部某个单元是否被选中，则是由芯片地址线进行片内译码决定的。

正确

错误

5、74LS138译码器如果控制端E3为低无效，则输出Y0*～Y7*至少有一个为低有效。

正确

错误

1、在I/O电路的输入接口中，一般都需要一个＿＿＿＿＿＿＿＿＿＿环节。

A、锁存 C、时钟发生

B、三态缓冲 D、模拟转换

2、I/O接口电路中，数据输出寄存器保存＿＿＿＿＿＿＿＿＿＿。

A、CPU发往外设的数据 C、I/O接口或外设的状态

B、外设发往CPU的数据 D、CPU给I/O接口或外设的命令

3、IA-32处理器可以处理＿＿＿＿＿＿＿＿＿＿个中断。

A、3 C、255

B、250 D、256

4、IA-32处理器中，除法错中断的向量号是＿＿＿＿＿＿＿＿＿＿。

A、0 C、2

B、1 D、3

5、DMA传送期间，控制数据传送的部件是＿＿＿＿＿＿＿＿＿＿。

A、处理器 C、主存储器

B、DMA控制器 D、外设

第二题、多项选择题（每题2分，5道题共10分）

1、IA-32处理器的IN/OUT指令中，寻址I/O地址的形式可以是＿＿＿＿＿＿＿＿＿＿。

A、0～FFH B、0～FFFFH C、BX D、CX E、DX

2、属于IA-32处理器的I/O敏感指令的有＿＿＿＿＿＿＿＿＿＿。

A、IN B、OUT

C、PUSH D、POP E、STI

3、IA-32处理器的中断类型包括＿＿＿＿＿＿＿＿＿＿。

A、除法错中断 B、进位中断 C、非屏蔽中断 D、可屏蔽中断 E、溢出中断

4、处理器的外部中断包括＿＿＿＿＿＿＿＿＿＿。

A、溢出中断 B、非屏蔽中断 C、指令中断 D、可屏蔽中断 E、单步中断

5、外设进行DMA传送，首先需要与DMA控制器和处理器通过＿＿＿＿＿＿＿＿＿＿信号建立联系，然后开始数据传输。

A、DMA请求 B、总线请求 C、中断请求 D、DMA响应 E、总线响应

第三题、判断题（每题1分，5道题共5分）

1、处理器并不直接连接外设，而是通过I/O接口电路与外设连接。