VHDL语言设计译码器 下载本文

课程: 数字逻辑与数字系统

VHDL语言设计三八译码器 实验报告

系 :电子信息与计算机科学系

专业 :

自动化

班级 : 文自112—2班

姓名 : 桑*超

学号 : 2011905192**

指导教师 : 徐红霞

学年学期 :2012-2013学年(第一学期)

2012

12

01

1 / 3

姓名: 桑*超 班级: 文自112-2班 学号: 2011905192** 试验: VHDL语言设计 日期:2012.12.01 指导老师: 徐洪霞

一、 实验报告的名称: VHDL语言设计 二、 本次实验的目的: 1.掌握VHDL 语言的设计技巧 2.用VHDL语言设计三八一码器 三、 设计过程:

1.工程编译源:用VHDL语言编程。 2.功能仿真:将功能编译后的结果进行仿真。 3.引脚锁定:将个信号按要求分配到相应引脚. 4.物理实现:将结果下载到所悬着的器件中 四、 写出源程序,画出防真波形图.

2 / 3

波形仿真图:

五、 实验总结,主要包括实验中所犯错误,怎样改正等 1. 在文件名必须与VHDL文件中的设计实体名保持一致。 2.设计前要先弄清楚三八选择器的原理,然后根据原理设计程序。

3.编写程序时认真仔细,避免出现一些低级错误。

3 / 3