2010秋季学期数字电子技术练习题2

——时序逻辑电路

一、填空题

1．双稳态触发器有 和 2种稳态。

2．存储器的 是反映系统性能的一个重要指标。 3．对于T触发器，欲使Qn+1＝Qn，则输入T＝ 。

4．欲计0，l，2，3，4，5，6，7这几个数，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。

5． 对于JK触发器，若J＝K，则可完成 触发器的逻辑功能。 6．计数器用于对 计数，还可作 用。（最大分频数等于模） 7. 对于T触发器，若原态Qn＝1，欲使新态Qn+1＝1，输入T＝ 。 8. 在同步计数器中，各触发器的CP输入端应接 时钟脉冲。 9．D触发器的特征方程是 。

10. 在某计数器的三个触发器输出端Q0、Q1、Q2、Q3观察到如图所示波形，由波形可知，该计数器是模 计数器。

14．只读存储器28C64B的存储容量为 字，字长 位，存储单元 个。 16．在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前输出状态无关的逻辑电路称为 ，而若逻辑电路的输出状态不仅与输入变量的状态有关，而且还与系统原先的输出状态有关，则称其为 。 8．具有如表1所示功能的触发器是 触发器。（注：表1内还有空要填）

输入信号 X Y 表1 0 0 0 1 1 0 1 1 Qn+1 — 0 1 Qn 功 能 （按示例填写） 不定（非法） 15．表2是74LS90数字集成电路的逻辑功能表，表中R01、R02为置 端，S91、S92为置 端, 并且置 优先。

表2 74LS90功能表

18．表2是74LS194数字集成电路的逻辑功能表，表中RD为 端； 电平有效，DSL为 输入端。当S1、S0为0、1时，其功能为 。

表2 74LS194功能表

输 入 RD 复位/置位输入 R02 1 1 × 0 × 0 × S91 0 × 1 0 × × 0 S92 × 0 1 × 0 0 × 输 出 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 R01 1 1 × × 0 × 0 1 0 0 1 计 数 计 数 计 数 计 数 输 出 DSR × × × 1 0 × × × Di × × n?1 Q0n?1 Q1n?1 Q2S1 × × 1 0 0 1 1 0 S0 × × 1 1 1 0 0 0 CP × 0 ↑ ↑ ↑ ↑ ↑ × DSL × × × × × 1 0 × n?1 Q30 1 1 1 1 1 1 1 0 n Q00 n Q10 n Q20 n Q3di × × × × × d0 1 0 n Q1nQ1 nQ0 d1 n Q0n Q0n Q2d2 n Q1n Q1n Q3nQ3 n Q2d3 n Q2n Q21 0 nQ3 n Q2nQ1

二、选择题

1. 只读存储器ROM在运行时具有（ ） A． 读功能 B．写功能

C． 读/写功能 D．无读/写功能

2．与非门构成的基本RS触发器如图所示，欲使该触发器保持原态，即Qn+1＝Qn，则输入

信号应为（ ）

A．R=S＝0

B．R=S＝1 C．S＝1， R= 0 D．S＝0， R= 1

3．图4所示Q3、Q2、Q1、Q0的波形是（ ）的输出时序图。

A. 下降沿触发的10进制加法计数器 B. 下降沿触发的16进制加法计数器 C. 上升沿触发的10进制加法计数器 D. 上升沿触发的16进制加法计数器

图4

4．在数字集成电路的逻辑符号中，控制端标出的小圆圈表示（ ）。 A、低电平有效 B、高电平有效 C、上升沿有效 D、下降沿有效

5. 图5所示为采用共阳极数码管的译码显示电路，若显示数是0，则译码器各输出端电平应为（ ）

A．a=b=d=e=g=“1” c=f=“0” B．a=b= c=d=e＝f=“0” g =“1” C．a=b=c=d=e= f =“1” g =“0” D．a=b=d=e=c=f=g=“1”

6．如图6所示的基本RS触发器，当R?1、S?0

图5

时，触发器（ ） A. 置0

B. 置 1 C. 保持原状态 D. 状态不定

图6

7. RAM512×4芯片，从名称上判断其地址线和数据线分别是（ ）。

A．8，4 B．9，4 C．4，9 D．4，8

8. 直接比较型A/D转换器将输入的模拟量转换为数字量，一般要经过四个步骤，它们依次

是（ ）

数字电子技术练习题（二）第 3 页 (共 9 页)