基于单片机的PWM调速系统设计毕业设计论文 下载本文

湖南科技大学本科生毕业设计(论文)

第三章 PWM调速系统设计

3.1 系统硬件设计

3.1.1 主电路设计

系统的主电路图如图3.1所示:

图3.1 PWM调速系统电路图

图的左上方是一个谐振电路,产生一个特定的时钟频率,使AT89C51单片机能正常的工作。晶振片(CRYSTAL)用于产生时钟频率,该晶振能产生11.0592MHz的频率。两个旁路电容,有频率微调作用,主要是让电路更容易起振,两个电容的值要求一样,至少要非常接近,否则容易造成谐振的不平衡,容易造成停振或者干脆不起振[6]。本设计中采用的是30pf的电容。AT89C51的RST引脚接上一个高电平使其处于循环复位状态[11]。单片机的P1.0引脚接电机驱动芯片的ENA引脚,用于启动A桥的正常工作,P1.1引脚接L298的IN2引脚,P1.2接L298的IN1引脚,而电机接在L298的OUT1和OUT2引脚两端。关于引脚介绍在相应的芯片介绍处有详细介绍。SENSA与SENSB可单独引出连接电流采样电阻器,形成电流传感信号,也可以直接接地。VCC接芯片的工作电压+5V,GND接地,VS接驱动电压+23V。

元器件说明:X1 是晶振频率为11.0592的晶振片,R1为10K电阻,C1,C2为30pF的无极性电容,C3为10uF有极性电容, C4为1nF的电容。

3.1.2 AT89C51单片机简介

- 7 -

湖南科技大学本科生毕业设计(论文)

AT89C51是一种与8051兼容的带4K字节闪烁可编程可擦除只读存储器(FPEROM:Falsh Programmable and Erasable Read Only Memory)的低电压,高性能CMOS8位微处理器,俗称单片机。AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器,AT89C2051是它的一种精简版本。AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案[1]。

主要特性[12]:与MCS-51 兼容、4K字节可编程闪烁存储器、寿命:1000写/擦循环、数据保留时间为10年、全静态工作于0Hz到24Hz、三级程序存储器锁定、128*8位内部RAM、32位可编程I/O线、两个16位定时器/计数器、5个中断源、可编程串行通道、低功耗的闲置和掉电模式、片内振荡器和时钟电路。

其引脚图如图3.2所示:

图3.2 AT89C51单片机引脚图

管脚说明: VCC:供电电压。 GND:接地。

P0口:P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写“1”时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以

- 8 -

湖南科技大学本科生毕业设计(论文)

被定义为数据/地址的第八位。在FIASH编程时,P0 口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。

P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4个TTL门电流。P1口管脚写入“1”后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。

P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入时,P2口的管脚被外部拉低,将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口:P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。P3口同时为闪烁编程和编程校验接收一些控制信号。P3口也可作为AT89C51的一些特殊功能口,如表3.1所示:

表3.1 P3口各引脚功能表

接口

P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7

RST:复位输入。当振荡器复位时,要保持RST脚两个机器周期的高电平时间。 ALE/PROG:当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间,此引脚用于输入编程脉冲。在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是:每当用作外部数据存储器时,将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置“0”。此时, ALE只有在执行MOVX,MOVC指令是ALE才起作用。另外,该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止,置位无效。

管脚 RXD TXD /INT0 /INT1 T0 T1 /WR /RD

备选功能 串行输入口 串行输出口 外部中断0 外部中断1 记时器0外部输入 记时器1外部输入 外部数据存储器写选通 外部数据存储器读选通

- 9 -

湖南科技大学本科生毕业设计(论文)

/PSEN:外部程序存储器的选通信号。在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。

/EA/VPP:当/EA保持低电平时,则在此期间外部程序存储器(0000H-FFFFH),不管是否有内部程序存储器。注意加密方式1时,/EA将内部锁定为RESET;当/EA端保持高电平时,此间内部程序存储器。在FLASH编程期间,此引脚也用于施加12V编程电源(VPP)。

XTAL1:反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2:来自反向振荡器的输出。 振荡器特性:

XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件,XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器,因此对外部时钟信号的脉宽无任何要求,但必须保证脉冲的高低电平要求的宽度。

芯片擦除:

整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合,并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中,代码阵列全被写“1”且在任何非空存储字节被重复编程以前,该操作必须被执行。

此外,AT89C51设有稳态逻辑,可以在低到零频率的条件下静态逻辑,支持两种软件可选的掉电模式。在闲置模式下,CPU停止工作。但RAM,定时器,计数器,串口和中断系统仍在工作。在掉电模式下,保存RAM的内容并且冻结振荡器,禁止所用其他芯片功能,直到下一个硬件复位为止。

3.1.3 功率放大驱动芯片介绍

在直流电动机的驱动中, 对大功率的电动机常采用IGBT 作为主开关元件; 对中小功率的电机常采用功率场效应管作为主开关元件, 另外还可以采用集成电路来完成对电机的驱动[13]。本系统采用集成电路L298来驱动电机。L298N是SGS公司的产品,内部包含4通道逻辑驱动电路,是一种二相和四相电机的专用驱动器,即内含二个H桥的高电压大电流双全桥式驱动器,接收标准TTL逻辑电平信号,可驱动46V、2A以下的电机。其引脚排列如下图所示,1脚和15脚可单独引出连接电流采样电阻器,形成电流传感信号。L298N可驱动2个电机,OUTl、OUT2和OUT3、OUT4之间分别接2个电动机。(5、10)、(7、12)脚接输入控制电平,控制电机的正反转,ENA,ENB接控制使能端,控制电机的停转。L298N的逻辑功能如表3.2所示。

- 10 -

湖南科技大学本科生毕业设计(论文)

表3.2 L298N逻辑功能表

ENA(B) H H H L

其引脚图如图3.3所示:

IN1(IN3)

H L 同IN2(IN4)

X

IN2(IN4)

L H 同IN1(IN3)

X

电机运行状况

正转 反转 快速停止 停止

图3.3 L298N的引脚图

引脚介绍:

第1、15脚:可单独引出连接电流采样电阻器,形成电流传感信号,也可直接接地。 第2、3脚:A电机输出端口。 第4脚:接逻辑控制的+5V电源。 第6脚:A桥使能端口。

第5、7脚:输入标准TTL电点平对A桥的输出OUT1、OUT2进行控制。 第8脚:接电源地。

第9脚:接电机驱动电源,最高可达50V。 第11脚:B桥使能端口。

第10、12脚:输入标准TTL电平对B桥的输出OUT3、OUT4进行控制。 第13、14脚:B电机输出端口。

- 11 -