基于Libero的数字逻辑设计仿真及验证实验实验报告(全) 下载本文

计算机 学院 专业 班

学号 姓名 教师评定 实验题目_________基于Libero的数字逻辑设计仿真及验证实验_________

1、 熟悉EDA工具的使用;仿真基本门电路。 2、 门电路的综合实验 3、 组合逻辑电路实验 4、 时序逻辑电路实验

5、 数字逻辑综合设计仿真及验证。

注:所有基于Libero的实验,都在一个工程项目中完成,文件命名要求

工程文件名(Project Name):学号+下划线+姓名拼音首字母(例:学号3115000001姓名张小童,工程文件名为:3115000001_zxt)

实验报告

1、基本门电路

一、实验目的

1、了解基于Verilog的基本门电路的设计及其验证。 2、熟悉利用EDA工具进行设计及仿真的流程。 3、学习针对实际门电路芯片74HC00、74HC02、74HC04、74HC08、74HC32、74HC86进行VerilogHDL设计的方法。

4、掌握Libero软件的使用方法。

二、实验环境

Libero仿真软件。

三、实验内容

1、在自己的工程文件中,新建一个设计代码文件(Verilog Source File),文件命名规则:学号+下划线+BasGate

例:3115000001_BasGate.v 在自己的工程文件中,新建一个测试平台文件(HDL Stimulus File),文件命名规则:test_BasGate.v

2、进行针对74系列基本门电路的设计,并完成相应的仿真实验。 3、参考教材中相应章节的设计代码、测试平台代码(可自行编程),完成2输入与非门、2输入或非门、2输入与门、2输入或门、2输入异或门、非门的设计、综合及仿真。

4、提交针对基本门电路的综合结果,以及相应的仿真结果。

四、实验结果和数据处理

1、门电路模块清单及测试平台代码清单 ...

(1)所有硬件功能模块的代码清单(关键代码应有注释)

1

(2)测试平台模块的代码清单(关键语句应有注释)

2、第一次仿真结果(截图)。 ..

先将波形窗口背景设为白色,调整窗口至合适大小,使波形能完整显示,再对窗口..截图。后面实验中的仿真使用相同方法处理。 ..

3、综合结果(截图)。 ..

先将相关窗口调至合适大小,使RTL图能完整显示,对窗口截图,后面实验中的综合使用相同方法处理)

4、第二次仿真结果(综合后)(截图)。回答输出信号是否有延迟,延迟时间约为..多少?

5、第三次仿真结果(布局布线后)(截图)。回答输出信号是否有延迟,延迟时间..约为多少?分析是否有出现竞争冒险。

6、布局布线的引脚分配(截图)。 ..

7、烧录后连线测试。

2

2、门电路的综合实验

一、实验目的

1、了解基于Verilog的组合逻辑电路的设计及其验证。 2、熟悉利用EDA工具进行设计及仿真的流程。 3、学习针对实际要求进行VerilogHDL设计的方法。 4、掌握Libero软件的使用方法。

二、实验环境 Libero仿真软件。

三、实验内容

继续在上一实验所建的“学号+下划线+BasGate(例:3115000001_BasGate.v)”文件中添加两段模块设计代码,分别完成以下第1、2项实验内容,模块名自拟,要求有注释。

两个设计所对应的测试平台模块代码继续放在test_BasGate.v文件中,模块名自拟,要求有注释。

1、裁判表决电路 设计一个3输入、1输入的举重裁判表决电路,使用VerilogHDL描述该电路的功能,设计相关测试平台,完成综合、布局布线、仿真。

2、交通灯故障检测电路 设计一个3输入、1输入的交通灯故障检测电路,使用VerilogHDL描述该电路的功能,设计相关测试平台,完成综合、布局布线、仿真。

3、以上两个电路任选一个完成烧录和接电测试。

四、实验结果和数据处理

1、所有模块及测试平台代码清单 //举重裁判表决电路

//举重裁判表决电路测试平台

//交通灯故障检测电路

//交通灯故障检测电路测试平台

2、综合前仿真结果截图(任选一个模块,请注明)

3、综合结果RTL视图截图(任选一个模块,请注明)

3