-Sd -Rd 0 1 1 0 1 1 1 1 1 1 1 1 CP J K Qn X X X X X X X X ↓ 0 X X ↓ 1 X 0 ↓ X 0 1 ↓ X 1 1 Qn+1

五、实验报告

1． 整理实验内容并填表； 2． 总结各类触发器的特点。

21

实验八 时序逻辑电路的应用

一、实验目的

1. 验证、掌握集成同步二 — 十六进制计数器74LS161的逻辑功能； 2. 掌握用74LS161构成其他进制计数器的方法； 3. 构造一个计数器状态译码电路。

二、实验仪器及材料

1. 数字电路学习机； 2. 示波器； 3. 器件：

（1）74LS161 集成同步二 — 十六进制计数器 1片 （2）74LS138 集成3－8线二进制译码器 1片

三、预习要求

1. 二进制计数器的一般构造及其工作原理； 2. 二进制译码器的工作原理；

3. 利用二进制计数器构造不足模计数器的方法。

四、实验内容

1. 集成同步二——十进制计数器74LS161的测试、及功能验证

74LS161的相关资料如下： ※ 引脚图及惯用逻辑符号

22

※ 功能表 -CR L H H H H CP × ↑ ↑ × × -LD × L H H H CTp × × H H L CTT × × H L H 异步清0 同步预置 二—十六进制计数 保持 CO=0 保持 功 能 （1） 通过测试验证其逻辑功能；

（2） 按下图方式利用预置端构造不足模计数器，通过测试求出

其各个计数状态及模数；

（3） 按下图方式利用异步清0端构造不足模计数器，通过测试

求出其各个计数状态模数；

23

（4） 利用74161实现模9计数器，有效状态为0100~1100。画出

逻辑图并在学习机上构造电路进行验证。

2．利用74161与74138构造一个计数器状态译码电路，画出电路图在学习机上验证，分析此电路的构造特点及可能的作用。

五、实验报告

1．画出实验内容要求的电路；

2. 总结出用74161构造不足模计数器的一般方法。

24

实验九 时序逻辑电路设计、测试

一、实验目的

1. 学习用D触发器设计移位计数寄存器的方法； 2. 学习四位双向移位寄存器74LS194的逻辑功能。

二、实验仪器及材料

1. 数字电路学习机； 2. 示波器； 3. 器件：

（1）74LS74 集成双D触发器 2片 （2）74LS194 集成四位双向移位寄存器 1片

三、预习要求

1. 移位寄存器的构造方法及其工作原理； 2. 集成触发器74LS74的功能；

3. 集成四位双向移位寄存器74LS194的功能。

四、实验内容

1. 用D触发器构造4位计数器，测试其功能

双D型正边沿维持－阻塞型触发器74LS74的引脚及逻辑符号如图所示，试按下面步骤做实验：

(1) 构造如下图所示电路，其中CLR、INPUT端接电平开关，CP接脉冲源，A、B、C、D端接发光二极管。

25