咸阳师范学院2013届本科毕业毕业论文（设计）

2.4 电子时钟的设计流程

Proteus 电路设计 源程序设 计生成目标代码 基于 proteus仿真

图1 设计流程图

3.设计方案

3.1 硬件电路的设计方案

本设计的硬件电路设计框图如图2所示：

振荡电路 时间显示 复位电路 AT89C51 按键电路 蜂鸣器

图2 总体结构框图

由图2可以看出：本设计电路的硬件部分共由五部分组成，分别为按键模块、复位电路模块、振荡电路模块、发声模块、时间显示模块。振荡电路模块负责给单片机提供时钟周期。复位电路模块负责上电后自动复位，或按键后强制复位。

3

基于单片机的电子时钟设计

上电后，由单片机内部定时器计时，同时通过动态显示函数自动将时分秒显示到数码管上。与此同时，按键扫描函数一直扫描按键引脚状态，一旦扫描按键被按下，即进入相应的功能函数。如果检测到定时时间到，则驱动蜂鸣器发生提示。

3.2硬件电路的原理图

由上面的设计框图可以进一步得出本系统的电路原理图。 原理图如图3所示：

图3 电路原理图

本设计是采用晶振电路作为驱动电路，由计时程序和循环程序产生的一秒定时，达到时分秒的计时，六十秒为一分钟，六十分钟为一小时，满二十四小时为一天。电路中的四个控制键拥有多种不同的功能，按下又松开，可以实现校对时间以及定时的功能。

4

咸阳师范学院2013届本科毕业毕业论文（设计）

3.3硬件电路说明

3.3.1主控制模块

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机[5]。

AT89C51单片机引脚介绍： Vcc：电源 Vss:地线

P0口：P0口地址为80H,位地址为80H～87H。各位口线是有完全相同但又相互独立的逻辑电路。P0口的逻辑电路主要由D触发器构成的锁存器，FET(场效应管)构成的输出驱动电路，用于引脚数据输入缓冲的缓冲器，一个多路转接开关（MUX）构成。

8位口线的锁存器位构成一个口的锁存器，所谓的口地址就是锁存器的地址。锁存器的功能是使数据在口中保留一段时间。

MUX的一个输入来自锁存器，另一个输入为“数据/地址” 。输入转接由控制信号控制，设置多路转接开关的原因是P0口既可以作为通用I/O口进行数据输入/输出，又可以作为单片机系统的地址/数据线使用。设置多路转接开关可以方便的实现转换。

P1口：P1是一个带有内部上拉电阻的8位双向I/O口。P1口地址为90H,位地址为90H～97H。P1口只能作为通用数据I/O口使用所以在电路结构上与P0口有些不同。

第一，因为它只能传送数据，所以不再需要多路转接开关（MUX）； 第二， 驱动电路中有上拉电阻。其上拉电阻并不是真正的电阻，而是一个能起到上拉电阻作用的由两个场效应管构成的电路。

P2口：P2是一个带有内部上拉电阻的8位双向I/O口，P2口地址为A0H，位地址为A0H～A7H。P2口既可作为系统高位地址线使用，也可作为通用I/O口使用，所以P2口的电路逻辑与P0口类似，也有一个多路转接开关。但多路转接开关的一个输入端不再是地址/数据，而是单一的地址，因为在构造系统总线时，P2口只能作为高位地址而不能作为数据线使用。当P2口作为高位地址线使用时，多了开关倒向地址端；而当通用I/O口使用时，多路开关倒向锁存器的Q端。

5

基于单片机的电子时钟设计

图4 AT89C51引脚排列图

P3口：P3口是一组带有内部上拉电阻的8位双向I/O口。P3口的地址为B0H，位地址为BOH～B7H。虽然P3口可以作为通用I/O口使用，但在实际应用中我们更多的使用的是他的第二功能信号。

P3.0 RXD（串行数据接收） P3.1 TXD（串行数据发送） P3.2 INT0（外部中断0申请） P3.3 INT1（外部中断1申请） P3.4 T0（定时器/计时器0计数输入） P3.5 T1（定时器/计时器1计数输入） P3.6 /WR（外部RAM写选通） P3.7 /RD（外部RAM读选通）

RST：复位信号。当输入的复位信号延续2个机器周期以上的高电平时即为有效，用于单片机的复位操作。

ALE：地址锁存控制信号。在系统扩展时，ALE用于把P0口输出的低八位地址送入锁存器锁存起来，以实现低位地址和数据的分时传送。此时由于ALE是以

6