时序逻辑电路
一、选择题：
1、相同计数器的异步计数器和同步计数器相比,一般情况下( ) A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对
2、n级触发器构成的环形计数器,其有效循环的状态数是( )
A. n个 B. 2个 C. 4个 D. 6个
3、下图所示波形是一个( C )进制加法计数器的波形图。试问它有( A )个无效状态。 A .2； B. 4 ； C. 6； D. 12
CP
Q1
Q2 Q3
4、设计计数器时应选用（ ）。
A．边沿触发器 B． 基本触发器 C．同步触发器 D．施密特触发器
5、一块7490十进制计数器中,它含有的触发器个数是( )
A. 4 B. 2 C. 1 D. 6
6、n级触发器构成的扭环形计数器,其有效循环的状态数是( )
A. 2n个 B. n个 C. 4个 D. 6个 7、时序逻辑电路中一定包含（ ）
A.触发器 B.组合逻辑电路 C.移位寄存器 D.译码器 8、用n个触发器构成计数器，可得到的最大计数长度为（ ）
A. 2n B.2n C.n D. n
29、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（ ）
A.右移二位 B.左移一位 C. 右移二位 D.左移一位
10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（ ）
X/Z 0/1
1/0 S1 S2 0/0
1/1
A. 0101 B.1011 C.0111 D.1000
11、、一位8421BCD码计数器至少需要（ ）个触发器
A. 4 B. 3 C.5 D.10
12、利用中规模集成计数器构成任意进制计数器的方法有( ABC )
A.复位法 B.预置数法 C.级联复位法 13、在移位寄存器中采用并行输出比串行输出 （ ）。 A.快 B.慢 C.一样快 D.不确定
14、用触发器设计一个24进制的计数器，至少需要( )个触发器。 A. 5 B.4 C.6 D. 3
15、在下列逻辑电路中，不是组合逻辑电路的有（ ）。
A. 寄存器 B.编码器 C.全加器 D. 译码器 16、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）。
A. 15 B.12 C. 8 D.16
17、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。
A.1011--0110--1100--1000—0000 B.1011--0101--0010--0001—0000 C.1011--0111--1110—1101—1011 D.1011—1101—1110—1111--1111 18、时钟RS触发器的触发时刻为( ) A.CP＝0期间 B.CP＝1期间 C.CP上升沿 D.CP下降沿
19、若有一个Ｎ进制计数器, 用复位法可以构成Ｍ进制计数器, 则Ｍ( )Ｎ。 A. < B. > C.＝
20、一个四位二进制码减法计数器的起始值为1001, 经过100 个时钟脉冲作用 之后的值为:( )
A. 0101 B.0100 C.1101 D. 1100
二、填空题：
1、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移
8位,完成该操作的时间为 。（8×10-5s）
2、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 ，右移时首先输入数码 。（1；0。）
3、时序逻辑电路在结构上包含__________________和____________两部分。（组合逻辑电路；存储电路）
4、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的_____________， 还与电路的_____________有关。（输入信号，原状态）
5、在同步计数器中，各触发器的CP输入端应接 时钟脉冲。（统一的） 6、四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使 ，当RD?1，S1=1，
S0=0时，电路实现 功能。
（RD?1，S1=S0=0；左移）
7、移位寄存器不但可_________ ，而且还能对数据进行 _________。（移位，串并转换） 8、电路如下图所示，若输入CP脉冲频率为20KHZ，则输出F的频率
.为 。（5 KHZ）
\.JQF1JQF2F.CPKQKQ
图（一）.9、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序逻辑电路 和 时序逻辑电路。（同步、异步） 10、某计数器的状态转换图如图所示，试问该计数器是一个 进制 法计数器，它有 个有效状态， 个无效状态，该电路 自启动。 若用JK触发器组成，至少要 个JK触发器。（7；减法；7；1；能；3）
11、将D触发器的D端与它的
端连接，假设Q（t）=0，则经过100个脉冲作用后，
它的状态Q为__________________。（0）
12、要构成5进制计数器，至少需要 个触发器，其无效状态有 个。（3；3） 13、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入 ，当输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为 。（0；0100）
14、组合逻辑门电路在功能上的特点是任何时刻的输出状态直接是由 与电路原来的状态 。而时序电路的输出状态不仅与同一时刻的输入状态有关而且与电路的原状态有关。触发器实质上就是一种功能最简单的 （组合电路还是时序电路）。 （当时的输入信号决定；无关 ；时序电路） 15、 是对脉冲的个数进行计数，具有计数功能的电路。（计数器）
16、寄存器的功能是 。例如在计算机中，需要它存储要参加运算的数据。（记忆多位二进制数）
17、N 位二进制计数器可累计脉冲最大数为 ;构成异步二进制计数器的
触发器为 触发器; 如果由下降沿有效的触发器构成异步二进制加法计数器, 其
内部联接规律为 ;单纯四位扭环形移位寄存器最低位触发器的输入端与最高位的 端相连。（2n; 边沿； 前级的Q端接后级的CP端；Q）
18、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为 。（8×10-5秒）
19、在各种寄存器中，存放N位二进制数码需要 个触发器。（N）
三、判断题：
1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ √ ）
2、构成一个7进制计数器需要三个触发器。 （ √ ） 3、当时序电路存在无效循环时该电路不能自启动。（ √ ） 4、构成一个7进制计数器需要三个触发器。 （ √ ） 5、当时序电路存在无效循环时该电路不能自启动。（ √ ） 6、同步时序电路具有统一的时钟CP控制。（ √ ）
7、有8个触发器数目的二进制计数器，它具有256个计数状态。（ √ ） 8、.N进制计数器可以实现N分频；（√ ）
9、寄存器是组合逻辑器件。 （ × ） 10、寄存器要存放n位二进制数码时，需要2n个触发器。 （ × ）
&
11、3位二进制计数器可以构成模值为23?1的计数器。 （ × ）
12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （ √ ） 13、寄存器是组合逻辑器件。 （ × ） 14、寄存器要存放n位二进制数码时，需要2个触发器。 （ × ）
315、3位二进制计数器可以构成模值为2?1的计数器。 （ × ）
n16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （ √ ）
四、分析题：
1分析如图所示电路，画出Y1,Y2,Y3的波形。 Y11
J JY2 2& 1 &CP 1
Q Q K K
& Y3 3&
CP
YCPYY
CP解: 解题要点， (1)列驱动方程及状态方程 J?QK?QQn?1?Q (2)列输出方程 CP nY1=QnY2=QnY3=QnCP
CP
(3)画输出波形.
2、分析下图所示序列发生电路，要求写出DSR的逻辑函数式，列出状态转换表，写出Z的输出序列码。(2套中)
3、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明
电路的逻辑功能，并分析该电路能否自启动。
Q0 Q1 Q2
1J 1J 1J FF0 FF1 FF2 1K Q1K 0 1K CP
J0?Qnn1;K0?Q2解： 答题要点（1）电路驱动方程为：J1?Qn0;K1?Qn0
J2?Qn1;K2?Qn1Qn?1n2?Q1电路状态方程为：Qn?11?Qn0
Qn?1?Qnnn01Qn0?Q2Q0状态图如下：
000 001 011 111 Q2Q1Q0 101 010 100 110 该电路是一个5进制计数器；能自启动。
4、分析电路功能,并说明能否自启动。
JJ Q QJJ Q QJ JQ Q FF3 3FF2 2FF1 1 K K QQ K K QQ K K QQ Q CP CP
1、 解：答题要点（1）电路驱动方程为：
（2）电路状态方程为：