摘 要：为了提高CCD成像电子学系统的信噪比，设计了3种模拟前端电路，借助Orcad软件对它们的输出波形进行比较，分析电路结构与噪声产生机理的关系，从理论上比较3种电路结构的噪声水平。然后采用三线阵CCD探测器KLI8023和视频处理器TDA9965在硬件上实现3路模拟前端的电路设计，并通过X64-LVDS采集卡分别将3路图像信息显示在终端机上。每个像元成像50次，统计这50次的均方差（噪声）和信噪比，通过拟合曲线比较三路模拟前端的噪声水平和信噪比。在相同光照条件下，第1路的信噪比达到750 dB，第3路只有600 dB，验证了理论分析的结果，讨论不同像元频率、带宽与信噪比的关系，为今后的成像系统电路设计提
供参考和实验依据。
关键词：CCD成像系统； 模拟前端； 噪声； 信噪比
中图分类号：TN386.5-34 文献标识码：A 文章编号：1004-373X(2011)24-0113-05
Research of Noise at Analog Front End in CCD Imaging System
ZHANG Hang, LIU Dong-bin, LI Wei, ZHANG Da
(Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences, Changchun 130033, China)
Abstract： In order to increase the signal noise ratio of the imaging system, three kinds of the analog front end design are proposed. By the electronic analysis software Orcad, the different output waveform of the three kinds of design are contrasted for analyzing the relationship between the circuit and the mechanism of noise generation. The noise level of the three circuits was compared theoretically. The PCB design of analog front end is finished with three-line array CCD KLI-8023 and 12 bit analog-to-digital interface TDA9965. The image information is displayed on the terminal computer through the frame grabber X64-LVDS. Every pixel images 50 times, and then the mean-square deviation (noise) of the 50 times is calculated. The noise level and SNR (signal noise ratio) at three-route front end are compared by the aid of fitting curves. Under the same condition of light signal, the SNR of the first route is 750 dB, and the SNR of the third route is only 600 dB. The result can testify pre-analysis in theory. The relationship among pixel frequency, bandwidth and SNR is discussed. The research can provide the experimental data as reference for the circuit design of imaging systems in future.
Keywords： CCD imaging system; analog front end; noise; SNR
0 引 言
CCD电荷耦合器件的基本结构是一种密排的MOS电容器，能够存储由入射光在CCD光敏单元激发出的光信息电荷，并能在适当的时钟脉冲驱动下，把储存的电荷以电荷包的形式定向传输转移，从而完成从光信号到电信号的转换。CCD不但具有体积小、质量轻、功耗小、工作电压低和抗烧毁等优点，而且在分辨率、动态范围、灵敏度等方面的优越性也是其他器件无法比拟的，所以CCD已经广泛地应用到各种高性能的成像系统中［1］。
CCD自20世纪70年代问世以来，设计和制造工艺不断发展，其像元尺寸逐渐缩小，而电荷转移频率又不断提高，这样其信号输出幅度也相应减小［2］。为了获得高质量的图像，提高信噪比，人们对抑制噪声的要求越来越高。同时伴随着集成电路设计水平的不断提高，其驱动电路和视频信号处理器都已经发展得十分成熟了，各种专用集成芯片不断问世。在整个成像电子学系统中，数字电路部分对于噪声的控制，信噪比的提高已经做的比较完善了，所以人们开始更多地关注模拟前端的设计。
模拟前端是CCD成像系统的重要组成部分，用于读出像素电荷并完成像素信号的采集、放大、隔直以及传输。可以说，模拟前端系统设计的好坏决定了系统成像质量高低［3］。
有些时候，对于模拟前端的设计更多的是依靠经验，没有进行不同电路设计的比较和分析，这样做有可能降
低整个成像系统的信噪比或者带来带宽不匹配等问题。通常情况下，为了增加CCD输出信号的驱动能力以及隔离CCD与后续电路，防止短路而烧毁CCD芯片，增加一个跟随放大器，保证后续视频处理器所需的输入电流。但是由于跟随放大器是有源器件，会引入多余的噪声，对信噪比有一定的影响。本文设计了3种模拟前端电路，分析它们的优缺点，通过仿真分析比较它们的噪声、信噪比以及带宽。并利用Kodak公司的三线阵探测器KLI8023、Philips公司的视频处理器TDA9965以及ALTERA公司的CPLD EPM1270构成完整的成像电子学系统，
通过实际测量验证仿真分析的结果，为以后的成像电子学设计提供参考和实验依据。
1 模拟前端电路设计
1.1 3种模拟前端电路设计
对于当前大多数CCD芯片，为了减小芯片内部所产生的热量以获得更好的信噪比，CCD输出信号的最后一级放大器负载都没有集成在CCD内部，而需要电路设计师外加。
片外实现负载的方法基本有2种，即电阻负载和恒流源负载。电阻负载具有电路简单、不增加功耗等优点；其缺点是这一级放大器的输入电阻提高受到限制，增加电阻值可以提高这一级放大器的输入电阻，但是同时会使放大器的直流工作点离开放大区而进入饱和区，造成图像失真。所以我们经常采用恒流源作为CCD输出端的放大器的负载。
根据KLI8023的资料，CCD探测器的输出级需要外接一个4 mA的电流负载，用来增加信号带宽，降低信号
噪声。采用3种模拟前端电路设计，如图1所示，分析它们的电路结构和噪声水平。
（1） 第1路利用三极管基极和射极的压降，作用在电阻R1上，构造一个恒流源，R1取值180 Ω。由于CCD探测器的输出信号是带有一定直流偏置的，直接处理这样的信号需要较高的电源电压来防止电路饱和。所以采用交流耦合的方式隔离直流分量。此外CCD探测器的输出饱和电压为5.5 V，而视频处理器的输入电压范围是2 V，采用电阻分压的方式将输出电压降低至2 V左右，这样既不会超出视频处理器模数转换的范围，导致图像失真；又充分利用视频处理器12 b的精度。
（2） 第2路直接采用电阻负载的方式，R5代替恒流源。
（3） 第3路采用恒流源负载的方式，分压后通过运放AD811进行射随，增加信号的驱动能力，同时具有隔离CCD与后续电路的作用，可以避免调试阶段误操作引起的短路，烧坏CCD芯片内部的输出放大器，从而保护CCD。
1.2 不同电路进行仿真
首先使用Orcad对3种不同的模拟电路进行仿真，采用频率100 kHz，幅值5.5 V的脉冲叠加频率2.5 MHz，幅值0.5 V的小脉冲模拟CCD的输出信号，分别作为图1所示的3路模拟电路的输入端（为了方便分辨，人为地将第1路和第2路输出放大）。输入和3路输出的波形如图2所示。
图2 3路模拟电路的输出波形如图2所示，幅度最大的是模拟CCD信号输出（信号源），下面3个波形由上至下依次为第1路、第2路、第3路模拟电路的输出。第1路和第2路输出波形保持的比较好，叠加的小信号也很好的保留下来。而第3路由于运算放大器AD811的同相端包括一个3 pF的电容，所以叠加的小信号已经有些变形，且上升沿比较缓慢。
通过对电路以及仿真波形的分析，第2路模拟电路没有额外的有源器件，避免了引入多余噪声，所以仿真波形很好，对高频小信号有很好的保持。但是没有增加CCD输出的驱动能力，且由于电阻负载的阻值固定（4 mA电流负载，R2=3 kΩ），所以即使无限增加分压电阻（R3，R4）的阻值，也无法消除CCD输出内阻的影响，从而CCD的饱和输出无法达到5.5 V，对于较强光强的图像会出现饱和失真的情况。
第3路模拟电路，通过增加运算放大器AD811，为信号提供足够的驱动能力；但是由于引入了有源器件，所以带来多余的噪声，降低了信号的信噪比。
第1路模拟电路，利用基极和射极的UBE与电阻R1提供恒流源负载，同时构成三极管射极放大电路，增加CCD输出的带载能力，无需额外的有源器件，这样既保证电路有足够的驱动能力，又不引入多余噪声，提高信号的信噪比。
通过3路模拟电路波形的分析，可以预见，第3路模拟电路对CCD输出信号的变化保持性不够好，将影响信号的信噪比，而第1路模拟电路的信噪比应该是最好的。下面将用实验证明这一点。
1.3 成像系统的硬件设
计
为了在实验中验证仿真分析的结果，需要搭建整个成像系统的硬件电路［4-7］，并设计探测器和视频处理器所需要的时序，对3路模拟电路的噪声和信噪比进行测量和比较。图3是整个成像系统的组成框图。
图3 成像系统组成框图选择Kodak公司的线阵CCD KLI-8023作为探测器，这款探测器是三线阵CCD，共有3路相同结构的输出，每路输出对应一种模拟电路，这样可以保证不同模拟电路的输入信号基本一致，消除了输入信号不同对噪声和信噪比的影响。探测器的技术参数如表1所示。
此外，选择Philips公司的专用CCD视频处理器对CCD输出的模拟信号进行直流箝位、相关双采样［8-9］、12 b模数转换和增益控制等操作。它的主要技术参数如表2所示。
将模拟信号转换成12 b数字信号后，传递给ALTERA公司的CPLD EPM1270，对数字信号进行处理、整合后，通过差分芯片DS90LV31将数字信号以LVDS的形式输出给采集卡并在显示器上显示［10］。
2 实际测量不同电路的噪声和信噪比
分别对3种模拟电路进行PCB设计，采用相同的12 b视频处理器TDA9965对模拟信号进行相关双采样、增益、模数转换等操作，再使用CPLD对数据进行整合后，通过X64-LVDS采集卡将图像显示在终端机上。同时CCD的行频设定为50行/s，且50行信号凑成一帧显示，显示的帧频达到1 f/s。
图4 统计均方差和信噪比的软件截图选择1 505~1 514共10个像元作为测试像元，每个像元成像50次，对这50次成像光电转换的码值进行统计，计算出均方差和信噪比。
分别设定CCD的像元时钟为1.6 MHz和6 MHz，在暗背景和有光照的2种情况下对3路不同电路的噪声（均方差）和信噪比进行统计。其中有光照时的码值基本固定在3 000左右（12 b视频处理器对应饱和光强的码值为4 095）。此外在暗背景情况下，对各个像元对应的均方差进行曲线拟合，在有光照的情况下，更关心信噪比，并对它进行曲线拟合。
如图5所示，第1路的噪声明显低于其他2路，基本在1个码值以下，第3路的噪声则是最大的，都在1.2个码值以上，在1.6 MHz像元时钟时甚至达到1.6个码值。且在6 MHz像元时钟的情况下，每组相关双采样的采样点间隔要比1.6 MHz情况时更近，采样出来的信号值更稳定，所以3路的噪声在6 MHz情况时比1.6 MHz情况更低。
如图6所示，在相同光照情况下，无论是像元时钟为1.6 MHz还是6 MHz，第一路的信噪比基本在750 dB以上，而第三路的信噪比只有600 dB左右，明显低于第1路的水平。第2路的信噪比则介于第1路和第3路之间。综合图5和图6，可以得出结论：暗背景下第1路的噪声是最小的，在相同光照情况下它的信噪比也是最高的，同时它具有较强的电流驱动能力，在模拟前端电路设计中应优先选取。如果后续电路不需要很大的驱动电流，第2路的设计也可以考虑，因为它的电路结构最简单，功耗最小。
3 分压电阻的选择
根据仿真分析和实验结果，可以验证像元时钟为MHz量级时，第1路模拟电路所带来的噪声最小，信噪比最高。下面我们将对第1路的分压电阻的选择进行讨论。
分压电阻R3,R4的阻值如果比较小，CCD输出内阻的影响则比较明显，导致CCD的饱和输出无法达到设计最大值5.5 V。相反，如果R3,R4的阻值比较大，RC效应则比较明显，导致电路的带宽降低。
图6 有光照情况下三路电路对应的信噪比曲线分别取2组阻值，第1组R3=750 Ω，R4=430 Ω；第2组R3=3 kΩ，R4=1.74 kΩ。理论上2组电阻都可以将CCD的饱和输出5.5 V分压到视频处理器输入的最大值2 V。下面将通过示波器观察2组分压后的信号波形。示波器上面的波形是第1组小电阻的情况，下面的波形是第2组大电阻的情况。
如图7所示，无论像元时钟是1.6 MHz还是6 MHz，第2组大电阻的分压效果都好于第1组小电阻。在光照饱和的情况下，第2组分压后，输出都达到2 V，有效减小了CCD输出内阻的影响。而第1组只有1.68 V左右，将造成信号的饱和失真。此外，电阻取值对带宽的影响也很明显，对于1.6 MHz像元时钟，2组电阻对应波形的上升沿、下降沿以及复位电平和信号电平基本相似。而对于6 MHz像元时钟，大电阻对应的波形则明显变差，RC电路的影响显而易见。
根据示