CMOS芯片N阱工艺方案 下载本文

工艺 步骤 1 工艺名称 工艺目的 设计目标结工艺方法 构参数 工艺条件 衬底选择 衬底 电阻率 50??cm 晶向(100) 2 一次氧化 为n阱形成提厚度:1.5um 干氧—湿氧干氧 1200度,(外延) 供掩蔽 —干氧 10min 湿氧1200度,30min 干氧 1200度 10min 3 一次光刻 为磷提供掩 蔽膜 电子束曝光 正胶 4 一次离子注入形成n阱 注入 离子注入 E?40kev Q0?1.57?1015cm?2 5 一次扩散 热驱入达到n结阱所需深度 深0:有限表面源T?1150C 5.65um 方块电扩散 t?4.5h 阻:690? 6 二次氧化 作为氮化硅膜的缓冲层 膜厚膜厚600? 干氧氧化 T?1200C t?9min 7 氮化硅膜作为光刻有膜厚1000? 淀积 源区的掩蔽膜 LPCVD 8 二次光刻 为磷扩散提

供窗口

电子束曝光 正胶

9 场氧一

利用氮化硅的掩蔽,在没有氮化硅、经P?离子注入的区域生成一层场区氧化层

厚度1000? 湿氧氧化

T?1200C,

95℃水温。

10 三次光刻 除N阱中有源

区的氮化硅和二氧化硅层

电子束曝光 正胶

11 12

场氧二 栅极氧化

生长场氧化层 形成栅极氧化层

厚度约为1微米 厚度400?

湿氧氧化 干氧

T?1200C T?1200C

13

多晶硅淀积 四次光刻

淀积多晶硅层

厚度4000?

LPCVD

t?6.2min

T=600℃

t?10min

形成NMOS多晶硅栅,并刻出NMOS有源区的扩散窗口 形成NMOS有源漏区

14

电子束曝光 正胶

15

三次离子注入

表面浓度

注入P+

E?40kev~80kev

1?1020cm?3

结深 0.3?m

Q0?8.15?1016cm-2电子束曝光

正胶

16

五次光刻

形成PMOS多晶硅栅,并刻出 PMOS有源区的扩散窗口

17 四次离子注入 形成PMOS有源漏区 表面浓度注入B+ Q0?2.21?1017cm-21?1020cm?3 结深0.3?m E?25kev~45kev 18 淀积磷硅玻璃 保护 LPCVD T?600C t?10min 19 20 六次光刻 刻金属化的接触孔 电子束曝光 溅射 正胶 蒸铝、刻铝 淀积Al-Si合金,并形成集成电路的最后互连