DDR3测试读写（1）
今天是重阳节，所以提前祝福重阳节快乐。因为DDR3讲解内容比较多，所以分解成3节进行讲解。一个做FPGA的人如果不懂DDR3，Serdes，那基本等于没学习fpga。所以必须掌握ddr控制器才能深入fpga具体功能。注意以后基本工具都是用的vivado2014.02版本。用ise导致不一样，不要问我。
该工程参考的xilinx的文档xtp225。首先是打开vivado，建完工程以后，然后点击IP catalog，打开ip库。找到Memory Interface Generator IP核。然后会出现图1.2页面
图1.1
图1.2的显示信息是当前工程设置的器件信息。vivado不像以前的ISE，分离IP工程。现在都是一个工程。所以要注意观察该页面显示的器件是否正确。经常有人选错速度等级而导致无法通过后期时序仿真。
图1.2
图1.3是选择创建一个设计。
图1.3
图1.4选择ddr3芯片。
图1.4
图1.5显示的是兼容引脚。选择next。
图1.5
图1.6是选择选择DDR的时钟，记住，DDR是双边沿。所以上面写的400MHz，也就是DDR 800M。选额内存类型是SODIMMs。内存类型是MT6JTF12864HZ-1G6类型。Data Mask 数据掩码，可以选择或者不选择，类似于sdram的dqm信号。有人问这有啥作用。就等于内存中，你要改变其中几个bit而不是改变全部bit。所以用掩码方式更好的。否则你要读出来，然后再写入，这种方法太消耗时间。