武汉大学教学实验报告
电子信息学院 **** 专业 2016 年 ** 月 ** 日 实验名称 同步技术 指导教师 *** 姓名 *** 年级 14级 学号 20143012***** 成绩
一、 预习部分 1. 实验目的 2. 实验基本原理 3. 主要仪器设备（含必要的元器件、工具） 一． 实验目的 1. 掌握用科斯塔斯（Costas）环提取相干载波的原理与实现方法。 2. 了解相干载波相位模糊现象的产生原因。 3．了解不同方法提取位同步信号的原理。 4．了解位同步系统的性能分析。 5．观察数字锁相环提取位同步信号的过程。 6．分析AMI和HDB3码的位同步信号。 7．掌握巴克码识别原理。 8．掌握同步保护原理。 9. 掌握假同步、漏同步、捕捉态、维持态的概念。 二． 实验基本原理 实验一：载波同步实验 1.基本原理 同步是通信系统中关键技术。当采用同步解调或相干检测时，接收端需要提供一个与发射端调制载波同频同相的相干载波。这个相干载波的获取方法就称为载波提取，或称为载波同步。提取载波主要方法是在接收端直接从发送信号中提取载波，这类方法称为直接法。下面就重点介绍直接法的两种方法。 1.1平方变换法和平方环法 设调制信号为 m(t)，m(t)中无直流分量，则抑制载波的双边带信号为收端将该信号进行平方变换，即经过一个平方律部件后就得到 （式19-1） 由式（19-1）看出，虽然前面假设了m(t)中无直流分量，但m2 (t)中却有直流分量，而e(t )表示式的第二项中包含有 2ωc频率的分量。若用一窄带滤波器将2ωc频率分量滤出，再进行二分频，就获得所需的载波。根据这种分析所得出的平方变换法提取载波的方框图如图19-1所示。若调制，接信号m(t)＝±1，该抑制载波的双边带信号就成为二相移相信号，这时 （19-2） 图19-1 平方变换提取载波 因而，用图19-1 所示的方框图同样可以提取出载波。由于提取载波的方框图中用了一个二分频电路，故提取出的载波存在180°的相位模糊问题。对移相信号而言，解决这个问题的常用方法是采用相对移相。 平方交换法提取载波方框图中的2fc窄带滤波器若用锁相环代替，构成如图19-2所示的方框图，就称为平方环法提取载波。由于锁相环具有良好的跟踪、窄带滤波和记忆性能，平方环法比一般的平方变换法具有更好的性能。因此，平方环法提取载波应用较为广泛。 图19-2 平方环法提取载波 1.2科斯塔斯环法 科斯塔斯环又称同相正交环，其原理框图如下： 图19-3 科斯塔斯环原理框图 在科斯塔斯环环路中，压控振荡器输出信号直接供给一路相乘器，供给另一路的则是压控振荡器输出经90o移相后的信号。两路相乘器的输出均包含有调制信号，两者相乘以后可以消除调制信号的影响，经环路滤波器得到仅与压控振荡器输出和理想载波之间相位差有关的控制电压，从而准确地对压控振荡器进行调整，恢复出原始的载波信号。 现在从理论上对科斯塔斯环的工作过程加以说明。设输入调制信号为，则m(t)cosωct，则 ?经低通滤波器后的输出分别为： 将v5和v6在相乘器中相乘，得： （19-5）中θ是压控振荡器输出信号与输入信号载波之间的相位误差，当θ较小时， （19-6）中的v7大小与相位误差θ成正比，它就相当于一个鉴相器的输出。用v7去调整压控振荡器输出信号的相位，最后使稳定相位误差减小到很小的数值。这样压控振荡器的输出就是所需提取的载波。 2.电路组成 本实验平台频带调整端载波信号产生采用数字控制振荡器NCO 技术，载波频率连续可调，频率分辨率能达1HZ，采用这种技术能方便学生研究解调端科斯塔斯环载跟踪性能； 解调电路原理见PSK调制解调实验，该解调环路的优点是： ①该解调环在载波恢复的同时，即可解调出数字信息。 ②该解调环电路结构简单，整个载波恢复环路可用模拟和数字集成电路实现。 但该解调环路的缺点是：存在相位模糊。 实验二：位同步提取实验 1.位同步介绍 在数字通信系统中，同步技术是非常重要的，而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取祯同步、群同步及对接收的数字码元进行各种处理的过程中，也为系统提供了一个基准的同步时钟。 在接收数字信号时，为了在准确的判决时刻对接收码元进行判决，以及对接收码元能量正确积分，必须得知接收码元的准确起止时刻。为此，需要获得接收码元起止时刻的信息，从此信息产生一个码元同步脉冲序列，或称定时脉冲序列。 二进制码元传输系统的码元同步可以分为两大类。第1类称为外同步法，它是一种利用辅助信息同步的方法，需要信号中另外加入包含码元定时信息的导频或数据序列；第2类称为自同步法，它不需要辅助同步信息，直接从信息码元中提取出码元定时信息。显然，这种方法要求在信息码元序列中含有码元定时信息。在数字通信系统中外同步法目前采用不多，我们对其不作详细介绍。 自同步法不需要辅助同步信息，它分为两种，即开环（open loop）同步法和闭环同步（closed－loop）法。在开环法中就是采用这种方法提取码元同步信息的。在闭环同步中，则用比较本地时钟周期和输入信号码元周期的方法，将本地时钟锁定在输入信号上。闭环法更为准确，但是也更为复杂。 传统的由硬件电路实现位同步的方式已经落后，在现代实际通信系统中基本不再使用。我们采用了现代较为先进的实现方式，由FPGA实现常用的位同步。由于FPGA是可编程器件，可以通过编程完成不同的同步算法，常用的位同步算法有两种，一是采用锁相环的闭环相位调整电路，二是采用开环结构的位同步电路。 下面分别来讨论这两种方案的优缺点，并提出新型的位同步提取算法。 1.1采用开环结构的快速位同步电路 由于这种结构没有采用闭环的相位调节电路，所以要求在每一个输入码元跳变沿实现与输出的同步脉冲跳变沿相位对齐。所以，通常采用这种结构的位同步电路能够快速实现同步。其典型实例如下图所示。 图20-1 开环位同步提取电路框图 跳变沿提取电路的作用是，当产生一个边沿脉冲时，它直接反映了输入信号的真实相位。以它为基准，就可以有效地提取出与输入信号同步的时钟。时钟同步的原理就是利用这个边沿脉冲清零计数器，输出反映输入码元相位的一个高精度时钟源周期的短脉冲。图中状态寄存器保证了在接收码元出现连“0”或是连“1”时仍然会有固定的反映码元时钟的短脉冲输出。可见，这种设计与数字锁相环法相比，优点主要是可以快速提取位同步脉冲，并进行实时输出。另外，这种电路结构要更节省硬件资源。 该电路也有两大缺点，首先，输出S并不是占空比为50%的时钟脉冲，而是间隔不固定的短脉冲。此缺点可以通过增加一个时钟整形电路来解决。第二个缺点是，由于跳变沿提取电路的输出X3(clr)具有对计数器清零的作用，如果跳变沿出现抖动的话，这种跳变沿会和计数器原先的输出产生冲突，造成输出时钟信号占空比大幅度变化，严重时会出现毛刺。这对后续电路功能的实现无疑会产生致命的影响，很可能导致设计失败。 1.2基于超前/滞后型锁相环的位同步提取电路 这种电路一般采用添/扣门结构，如下图所示，每输入一个码元后，根据鉴相器输出是超前还是滞后，通过反馈回路控制的添/扣门来调整相位，使之逼近输入码元的相位。为了提高精度，这种方案只能采用更短的调整脉冲，一旦失步，就需要通过反馈回路重新调整。每一个超前和滞后脉冲仅能调整一步，如果接收码元出现连“0”或是连“1”的情况，锁定时间会很长，使其同步建立时间和调整精度变得相互制约。尽管有此缺点，但由于这种结构具有失锁后的自我调节性，因此，码元消失或是码元相位出现抖动时，同步脉冲不会出现较大变化，仍然可以输出稳定的同步脉冲。 图20-2 数字锁相环法位同步提取原理框图 2.实验中位同步原理 2.1新型快速位同步提取方案 综合以上两种设计的优缺点，实验中采用了一种新型的设计方案，其原理框图如图3所示。该方案实现位同步的基本原理是利用输入码元的跳变沿脉冲作为计数器的清零输入信号，这里高精度时钟的频率为F，码元速率为f，取F=2Nf=2N/T(T为输入的不归零码元的宽度)。原理图中的计数器为N进制自动增加计数器。当输入清零信号后，计数器输出翻转。当输入码元出现连“0”或是连“1”时，一个码元的长度为2NT。由于计数器为N进制，计数器的计数值回到0时，计数器的输出仍然翻转，占空比为：NT/2NT=50%。这样就保证了一个输入码元的宽度对应了占空比为50%的时钟信号，即实现了输入码元与计数器输出CLKOUT时钟的同步。 图20-3 新型位同步提取电路框图 下图中数字滤波器的作用是将输入码元中的窄脉冲干扰滤除掉，这部分电路较简单，在此不作介绍。跳变沿提取电路的作用仍然是提取码元的跳变沿，这部分作用和实现原理与图2介绍的方法相同。其中，跳变沿提取电路如下图所示。 图20-4 码元跳变沿脉冲产生电路 实验三：帧同步实验 数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。由于这些特殊码组是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j＝0的情况下，序列中的全部元素都参加相关运算外；在j≠0的情况下，序列中只有部分元素参加相关运算，其表示式为 通常把这种非周期序列的自相关函数称为局部自相关函数。对同步码组的另一个要求是识别器应该尽量简单。目前，一种常用的帧同步码组是巴克码。 巴克码是一种非周期序列。一个n位的巴克码组为{x1，x2，x3，…，xn}，其中xi取值为＋1或－1，它的局部自相关函数为 目前已找到的所有巴克码组如表21-1所列。