设计题目：数字频率计的设计与制作
一、 课程设计的主要内容与目的
1. 主要内容：数字频率计的主要功能是测量周期信号的频率，频率是单位时间内信号发生周期变化的次数，如果我们能在给定的1S时间内对信号波形计数，并将计数结果
显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来，这就是数字频率计的基本原理。 从数字频率计的基本原理出发，根据设计要求，得到如图1所示的电路框图。
图1
2. 设计目的：（1）掌握数字频率计的工作原理
（2）根据课程设计，熟悉一般产品设计的流程和方法。 （3）重点掌握数字频率计设计的计数部分。
二、 主要技术指标
1. 频率测量范围：10~9999HZ。
2. 输入信号波形：任意周期信号，输入电压幅度>300mv.
3. 电源：220V，50HZ。
系统框图中各部分的功能及实现方法 （1）电源与整流稳压电路
框图中的电源采用50Hz的交流市电。市电被降压、整流、稳压后为整个系统提供直流电源。系统对电源的要求不高，可以采用串联式稳压电源电路来实现。
（2）全波整流与波形整形电路
本频率计采用市电频率作为标准频率，以获得稳定的基准时间。按国家标准，市电的频率漂移不能超过0.5Hz，即在1％的范围内。用它作普通频率计的基准信号完全能满足系统的要求。全波整流电路首先对50Hz交流市电进行全波整流，得到如图2（a）所示100Hz的全波整流波形。波形整形电路对100Hz信号进行整形，使之成为如图2(b)所示100Hz的矩形波。波形整形可以采用过零触发电路将全波整流波形变为矩形波，也可采用施密特触发器进行整形。
图2 全波整流与波形整形电路的输出波形
（3）分频器
分频器的作用是为了获得1S的标准时间。电路首先对图2所示的100Hz信号进行100分频得到如图3（a）所示周期为1S的脉冲信号。然后再进行二分频得到如图3（b）所示占空比为50％脉冲宽度为1S的方波信号，由此获得测量频率的基准时间。利用此信号去打开与关闭控制门，可以获得在1S时间内通过控制门的被测脉冲的数目。
图3 分频器的输出波形
（4）信号放大、波形整形电路
为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。信号放大可以采用一般的运算放大电路，波形整形可以采用施密特触发器。
（5）控制门 控制门用于控制输入脉冲是否送计数器计数。它的一个输入端接标准秒信号，一个输入端接被测脉冲。控制门可以用与门或或门来实现。当采用与门时，秒信号为正时进行计数，当采用或门时，秒信号为负时进行计数。
（6）计数器
计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为9999Hz，应采用4位十进制计数器。可以选用现成的10进制集成计数器。
（7）锁存器
在确定的时间（1S）内计数器的计数结果（被测信号频率）必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测得的数据寄存起来，送显示译码器。锁存器可以采用一般的8位并行输入寄存器，为使数据稳定，最好采用边沿触发方式的器件。
（8）显示译码器与数码管
显示译码器的作用是把用BCD码表示的10进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。
选用显示译码器时其输出方式必须与数码管匹配。
三、 资料的搜集及整理。
数字频率计的主要功能是测量周期信号的频率。频率是单位时间（1S）内信号发生周期变化的次数。现在一般用三种方法来设计频率计。 实现数字频率计的方法有如下三种：
1. 单片机设计方法。
2. 硬件描述语言VHDL,FPGA/CPLD可编程逻辑器件设计方法。
3. 模拟电子线路、数字电子技术及电路综合设计的方法。 三种方法的优缺点如下：
用单片机和一些外围电路来完成频率计的设计，结构清晰，稳定性好，控制能力强，造价成本也相对低一些，要求设计者会高级计算机语言（C语言）或汇编语言，数字电路和模拟电路等专业基础知识和相应的单片机基础。
I 用硬件描述语言VHDL和可编程逻辑器件FPGA/CPLD来实现数字频率计的设计，准确度高，造价成本相对于单片机来说稍高一些，也要求设计者掌握硬件描述语言VHDL和可编程逻辑器件FPGA/CPLD的相关知识，数字电路和模拟电路等专业基础知识和理论。
II 还可以用模拟电子线路、数字电子技术及电路综合设计的方法，用一些集成芯片和外围电路组成时序电路和组合电路，当然这种方法结构比较复杂，方法比较难，准确度也较前两种差，但是只需要掌握数字电路和模拟电路等专业基础知识即可完成设计。 四、 个人具体设计方案
1.电源部分
稳压电源采用7805来实现，电源的稳定度与波纹系数均能达到要求。 2.秒信号产生电路
采用晶振管32768来产生，电路简单可靠，结果准确。
3.数字频率计计数部分（主要内容）选用芯片74LS90
频率计数器由四块二-十进制BCD码芯片74LS90组成，74LS90的芯片逻辑如下图4所示
图4 74LS90逻辑图
R0(1)、R0(2)、R9(1)、R9(2)的高低电平的改变控制着74LS90的计数和清零，CKA和CKB为脉冲输入端，Q0、Q1、Q2、Q3为输出端。真值表如表1所示 表1 74LS90真值表
复位输入 R0(1) R0(2) R9(1) R9(2) H H × × L L H H × L × × L × H × L × × L H L × L 计数 Q0 L L H 输出 Q1 Q2 L L L L L L Q3 L L H × L L × 将Q3接到CKA并且将Q0接到CKB，便可实现进位。四片74LS90级联构成4位十进制