思考题：
题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。 答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。 （A）00→01→11→10 （B）00→01→10→11 （C）00→10→11→01 答：B
题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。 答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。（ ） 答：×
题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。 答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。 答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。 答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。 答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL语句的执行顺序与排列顺序 。 答：无关
题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A）超前，逐位 （B）逐位，超前 （C）逐位，逐位 （D）超前，超前 答：B
题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。 答：使能端
题3.4.3 优先编码器输入为I0?I7（I0优先级别最高），输出为F2、F1、F0（F2为高位）。当
使能输入S?0,I1?I5?I6?0时，输出F2F1F0应为 。
答：110
题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。 答：5
题3.4.5 数据分配器的结构与 相反，它是一种 输入， 输出的逻辑电
1
路。从哪一路输出取决于 。
答：数据选择器、1路、多路、地址控制端。
题3.4.6一个十六路数据选择器，其地址输入端有 个。 答：4
题3.4.7采用4位比较器7485对两个四位二进制数进行比较时，先比较 位。
（A）最低 （B）次高 （C）次低 （D）最高 答：D
题3.4.8使能端的作用是 和 。 答：克服竞争冒险、功能扩展。
题3.4.9在下列逻辑电路中，是组合逻辑电路的有___________。
（A）译码器 （B）编码器 （C）全加器 （D）具有反馈性能的寄存器 答：A、B、C
题3.4.10 4线-10线译码器中输出状态只有F2=0，其余输出端均为1，则它的的输入状态应取 。
（A）0011 （B）1000 （C）0010 （D）1001 答：C
题3.5.1 （1）组合逻辑的PLD不仅基于与、或两级形式，而且基于查找表结构。（ ）
（2）FPGA存储单元是基于浮栅编程技术。（ ） （3）FLASH存储器掉电之后信息丢失。（ ）
答：F, F, F
题3.5.2 在题表3.1中，写出各种PLD器件的阵列编程特点： 题表3.1 PLD器件特点
阵 类 型 与 EPROM PLA PAL GAL 或 列 答：
题表3.1 PLD器件特点
类 型 阵 与 EPROM PLA PAL GAL 固定 可编程 可编程 可编程 列 或 可编程 可编程 固定 固定
题3.5.3利用浮栅技术制做的EPROM是靠________编程，当将外部提供的电源去掉之后，浮
2
栅上的负电荷_________。 答：浮栅，不丢失
题3.5.4 FLASH编程单元向浮栅注入电子时，产生 ，释放电子时，产生 。
（A）雪崩击穿，隧道效应 （B）隧道效应，雪崩击穿 （C）齐纳击穿，雪崩击穿 （D）电容效应，隧道效应 （E）齐纳击穿，隧道效应 答：A
题3.5.5 PROM实现的逻辑函数采用 表达式来描述， PLA实现逻辑函数采用 表达
式来描述。
答：最小项与或，最简与或式
题3.5.6 PROM与阵列需要 ，PLA是根据需要产生 ，从而减小了阵列的规模。
（A）全译码，乘积项 （B）编程，最小项 （C）编程，最简与或式 （D）最简与或式，全译码 （E）全译码，最小项 答：A
题3.5.7 当今可编程集成电路技术，可以使FPGA的密度 EPLD的密度。
（A）大于 （B）等于 （C）小于 （D）小于等于 答：A
题3.5.8 以FLASH为编程单元的EEPROM浮栅释放负电荷时，一片一片的释放的原因是 。
（A）隧道效应 （B）雪崩基础 （C）漏极接电源 （D）源极接电源
答：D
习题与自检题
习题3.1 分析题图3.1所示组合逻辑电路功能。
习题表3.1 习题3.1真值表 & F1 A B C F 0 0 0 0 A & F0 0 0 1 1 B & F2 & 0 1 0 1 F C 0 1 1 1 1 0 0 1 & F3 1 0 1 1 1 1 0 1 1 1 1 0
题图3.1 习题3.1电路图
解：组合逻辑电路的输出函数表达式可以直接写出，也可以先逐级写出各门电路的输出， 然后得到逻辑电路输出的函数表达式。
1） 由逻辑图得电路输出函数的表达式：
F0?ABC F1?AABC F2?BABC F3?CABC
3
F?F1F2F3?AABCBABCCABC
?AABC?BABC?CABC?ABC(A?B?C)??A?B?C?A?B?C??
2）根据表达式列出真值表见习题表3.1所示。
3）由习题表3.1可知，此电路只有输入A、B、C的取值不同时F=1，否则F=0。因此，题图3.1所示电路为三变量非一致电路。
习题3.2 请设计一个具有可控功能的3位二进制加1、减1转换电路，并画出电路图。K为控制信号，当K=0时加1，K=1时减1。
解：1) 设输入信号A、B、C为421码，输出为F3F2F1。K=0时，输入信号A、B、C加1，K=1时，输入信号A、B、C减1，列出真值表如习题表3.2所示。
2） 根据真值表列卡诺图，写出输出函数F3F2F1的逻辑表达式。
F3?ABCK?ABCK?ABC?ACK?ABK F2?KBC?KBC?KBC?KBC F1?C
习题表3.2 习题3.2真值表 K A B C 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F3 F2 F1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 3） 画出电路图，略。
习题3.3 请设计一个5421BCD码中偶数个1检验 电路，并画出电路图。
解：1) 设输入信号A、B、C、D为5421BCD 码，输出为F。列出真值表如习题表3.3所示。
2) 根据真值表列卡诺图，写出输出函数F的 逻辑表达式。
习题表3.3 习题3.3真值表 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F 0 0 0 1 0 × × × 0 1 1 0 1 × × × F?AB?ACD?ACD?ACD
3）画出电路图如答题图3.3所示。 习题3.4 请设计一表决电路。共有4人参加某学 生集体的三好生投票，多数人投赞成票可以通过， 其中班主任投否决票不通过，即班主任具有一票 否决权。
解：1）设置输入/输出变量
确定输入A、B、C和D为投票人，且A为班
4