1.数字信号处理DSP(digital signal processing)
2.Dsp芯片优点：1）接口方便2）编程方便3）稳定性好4）精度高5）可重复性好6）集成方便
3.哈-弗结构特点：将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
冯·诺伊曼结构：将指令，数据，地址存储在同一存储器中，统统一编址，依靠指令计数器提供的地址来区分指令，数据还是地址，取指令和取数据都访问同一存储器，数据吞吐率低。 4.DSP运算速度性能指标1）指令周期2）MAC时间3）FFT执行时间4）MIPS每秒执行百万条指令5)MOPS每秒执行百次操作6）MFLOPS每秒执行百万次浮点操作7)BOPS每秒执行十亿次操作。
5.TMS320F2812是32位定点DSP芯片，哈弗结构，3个主要部分：中央处理单元，存储器，片内外设。Cpu负责控制程序的流程和指令的处理，可执行算术运算，布尔逻辑，乘法和位移操作
6.C28x芯片3中操作模式：c27x目标-兼容模式，C28x模式，C2xLP源-兼容模式通过状态寄存器st1的OBJMODE位和AMODE位的组合可以选定其中之一
7.C28x CPU主要特性：1）保护流水线（8级流水线）2）独立寄存器空间3）算数逻辑单元（ALU）4）地址寄存器算数单元（ARAU）.5)循环位移器6）乘法器 8.C28x CPU的4种主要信号：1）存储器接口信号2）时钟和控制信号3）复位和中断信号4）仿真信号
9存储器接口3组地址总线：1。PAB（program address bus，程序地址总线）2。DRAB（data-read address bus 数据读地址总线）3。DWAB(data-write address bus数据写地址总线)。 3组数据总线1.PRDB（程序读数据总线）2.DRDB。3.DWDB CPU定时器。。F2812器件3个32位cpu定时器中只有TIMER0用户可以在应用程序中使用。 第三章存储器与通用I/O口
1.F2812存储器包括片上存储器和外部存储器接口两部分，所有存储空间采用统一寻址。 2.C28x芯片具有32位的数据地址和22位的程序地址。F2812芯片总的可用数据和程序空间为4M字。
第四章中断管理和复位
1.C28x系列芯片支持32个CPU级中断向量，包括复位向量。每个向量是一个22位的地址，该地址是相应中断服务程序（ISR）的入口地址。
2.INT1~INT14是14个通用中断，而DLOGINT（数据日志中断）和RTOSINT（实时操作系统中断）是为仿真目的而设计的中断。这些中断得到了3个专用寄存器的支持，即IFR（中断标志寄存器），IER（中断使能寄存器）和DBGIER（调试中断使能寄存器）。
3.不可屏蔽中断不能被任何使能位（intm，dbgm，ifr，ier，dbgier中的使能位）禁止。C28x立即响应这种类型中断，并执行相应的中断服务程序。但有一个例外，当CPU处于实时仿真模式且被暂停时，不响应任何正常中断。
C28x不可屏蔽中断包括：1）软件中断（INTR和TRAP指令）。2）硬件中断NMI。3）非法指令陷阱。4）硬件复位中断（RS）。
4.用INTR指令激发的中断如何执行则要看指定的是哪种类型的中断1）INT1~INT14，DLOGINT和RTOSINT这些可屏蔽中断在IFR中有相应的标志位，当外部引脚接收到一个中断请求时，相应的IFR位置1，则这个中断必须使能。作为对比，当这些中断之一由INTR指令激发时，相应的IFR位并不会被置1，而中断仍将被响应和服务，并且与任何使能位的值无关。然而
在其他方面，INTR指令和硬件请求又有相同之处。2）NMI。由于它是一个不可屏蔽中断，引脚上的硬件请求和用INTR指令激发的软件请求导致的结果是一样的。这种结果与执TRAP指令一样。
5.可以利用TRAP指令来激发任何中断，包括用户定义的软件中断。TRAR指令可以操作32个CPU级中断（0~31）中的任何一个。例如，可以利用TRAR#1指令执行INT1的中断服务。 6.通过NMI输入引脚可以进行不可屏蔽硬件中断请求，该引脚必须在低电平是才可以激发中断。CPU一旦在NMI引脚上检测到一个有效请求，就按TRAP指令中所示的方式来处理，尽管NMI不可以被屏蔽，但有一些调试执行状态是NMI所不能服务的。
7.PIE外设中断扩展模块（peripheral interrupt expansion block）是为使F2812CPU能够管理更多的中断而设计的。PIE中多个中断源服用一个CPU中断，这些中断分成12个组（INT1~INT12），每个组有8个中断，每个组都被反馈到CPU内核的12条中断信号的一条上，从而使整个PIE模块支持96个不同的中断。这96个中断的每一个都有各自向量的支持，这些向量保存在专用RAM块中，构成整个系统的中断向量表
8.C28xCPU支持17个CPU级硬件中断，包括1个不可屏蔽中断（NMI）和16个可屏蔽优先级中断请求（INT1~INT14，RTOSINT和DLOGINT）。 第五章片内外设模块 1.事件管理器（EV）为用户提供了强大的控制功能，特别是在运动控制和点击控制领域。F2812提供了两个具有相同结构和功能的事件管理器模块EVA和EVB，可用于多电机控制。每个事件管理器模块都包含通用定时器，全比较/PWM单元，捕获单元及正交编码脉冲电路等部分，可以通过一个三相逆变桥来满足功率的互补控制，同时还可以提供两个非互补的PWM信号。 2.通用定时器。每个事件管理器模块都有两个通用定时器，EVA包含通用定时器1和2，EVB包含通用定时器3和4.这些定时器可以根据需要单独使用，如啊控制系统中产生采样周期，为捕获单元，正交编码电路，比较单元和PWM产生电路提供时基等。
3通用定时器的4种模式。1）停止 / 保持计数模式。2）连续递增计数模式。3）定向增/减计数模式。4）连续增 /减计数模式。
4.每一个事件管理器可以同时产生8路PWM信号，包括3对由全比较单元产生的带有可编程死区的PWM信号和由定时器比较器产生的2路独立的PWM信号。 5.串行通信接口（SCI）。E2812芯片内部有两个完全一样的SCI模块，分别称作SCIA和SCIA。每个SCI模块的接收器和发送器各具有一个16级深度的FIFO，并且他们还各自具有独立的使能位和中断位，可以使每个SCI口独立地进行全双工或半双工的通信。 6.模数转换模块（ADC）：TMS320F28x的片内ADC是一个分辨率为12位且具有流水线结构的模数转换器，主要用来实现外部输入的各种模拟信号到数字信号的转换。其实现包括模拟转换单元和数字转换单元两个部分。模拟转换单元（ADC核）主要包括前端模拟多路复用器（MUXs），采样/保持电路（S/H），转换内核，电压调节器等。数字转换单元主要包括可编程转换排序器，转换结果寄存器，模拟电路接口，外设总线接口等。 7.ADC模块有16个通道，可配置为两个独立的8通道模块，分别服务于事件管理器A和B。