FF01JC1ACP解：电路的激励方程组为：
Q0Q0FF11JC111K&Q1Q1Z&1K
J0?Q1K0?AQ1J1?Q0K1?1状态方程组为：
nQ1n?1?Q0Q1nnnn
Qn?10?Q1Q0?AQ1Q?Q1(Q0?A)nnn0
输出方程为： Z?AQ1Q0
根据状态方程组和输出方程可列出状态表如下：
n?1Q1n?1Q0/Z nQ1nQ0 A=0 00 01 10 11 状态图如下：
01/0 10/0 00/0 00/0 A=1 01/0 11/0 00/0 00/1 Q1Q0A/Z000/01/10/01/0010/01/00/01/010
11
某同步时序电路的状态图如图题所示，试写出用D触发器设计时的最简激励方程组。
011010110001101100 解：由状态图可知，要实现该时序电路需要用3个D触发器。 （1）根据状态图列出状态转换真值表如下：
nnnQ2Q1Q0 n?1Q2（D2） Q1n?1（D1） 1 1 1 0 0 0 n?1Q0（D0） 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 1 0 1 1 0 0 1 1 0 （2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
D2Q1Q0Q2000111100╳001110╳D1Q1Q0Q2000111100╳111100╳D0Q1Q0Q2000111100╳100111╳100 （3）由卡诺图得到各激励信号的最简方程如下：
D2?Q0nnD1?Q2 D0?Q1n试用下降沿触发的JK触发器和最少的门电路实现图所示的Z1和Z2输出波形。
Z1OZ2Ott
解：从Z1和Z2输出波形可以看出，对于每一个Z1或Z2周期，均可等分为4段时间间隔相等的状态，即Z2 Z1=00、Z2 Z1=01、Z2 Z1=11和Z2 Z1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。用2个下降沿触发的JK触发器来实现。
（1）列出状态转换真值表，并根据JK触发器的激励表推出相应的激励信号如下表所示：
nQ1nQ0 n?1Q1n?!Q0 Z2 Z1 0 0 0 1 1 1 0 1 J1 K1 0 ╳ 1 ╳ ╳ 0 ╳ 1 J0K0 1 ╳ ╳ 1 0 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 ╳ ╳ 1 （2）由状态转换真值表化简得到最简的激励方程组：
nJ1?K1?Q0J0?K0?1
输出方程组：
Z2?Q1Q0Z1?Q1?Q0
（3）根据激励方程组和输出方程组画出逻辑电路图：
11CP1JC11KQ0Q01JC11KQ1≥1Z1Q1&Z2
一时序电路如图所示，试画出在CP作用下Q0、Q1、Q2和Z的波形，设各触发器的初态为0。
CP1J=11C11KQ0Q01JC11KQ11JC111KQ2Q1ZQ2
解：（1）列出各逻辑方程组 ①时钟方程组：
CP0?CP1?CP?Q2CP2?Q1
根据时钟方程组，当Q2=0时，对于每个CP上升沿，cp0=cp1=1；当Q2=1时，对于每个CP下降沿，cp0=cp1=1；当Q1出现下降沿时，cp2=1。
②激励方程组：
J2=Q2 K2=1J1=Q0 K1=1J0=Q1 K0=1③输出方程：
Z=Q1
④状态方程组：
n?1nQ2?(J2Q2?K2Q2)cp2?Q2cp2nQ1n?1?(J1Q1?K1Q1n)cp1?Q1Q0cp1 n?1nQ0?(J0Q0?K0Q0)cp0?Q1Q0cp0nnnnnnn（2）根据上述方程组，画出波形图如下：
CPQ0Q1Q2Z
这里需要特别注意的是，因为CP0?CP即当Q2=0时，1?CP?Q2?Q2CP?Q2CP，在CP的上升沿CP0和CP1有效；即当Q2=1时，在CP的下降沿CP0和CP1有效；而CP2?Q1，即在Q1由1变到0时，CP2有效。
用2片74HC194构成8位双向移位寄存器。
试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。 解：三进制计数器需要2个触发器。