（1）列出状态表和激励表如下： 计数脉冲CP 的顺序 0 1 2 现态 nQ1nQ0 次态 n?1Q1n?!Q0 激励信号 D1 D0 1 1 1 0 0 0 ╳ ╳ 0 0 1 1 1 0 0 1 1 1 1 0 0 0 ╳ ╳ (2) 由状态表和激励表得到激励方程组如下：
nD1?Q1?Q0nD0?Q1n
（3）画出逻辑图如下：
CPC11DQ1Q1≥1C11DQ0Q0
(4) 检查自启动能力：将电路的无效状态01代入状态方程组，其次态为11，是电路的有效状态，因此，电路能够自启动。
试分析图题所示电路，画出其状态图，说明是几进制计数器。
1 1 CP CR D0 D1 D2 D3 CETC T CE74HCT161 P ＞ CP Q0 Q1 Q2 Q3 PE & 1 解：该电路是由74HCT161用“反馈清零法”构成的计数器。设电路的初态为0000，在第十个脉冲作用后，Q3Q2Q1Q0=1010，这时Q3、Q1信号经与非门使74HCT161的异步清零端由1变为0，使整个计数器的状态回到0000，完成一个计数周期。此后，CR恢复为1，计数器又回到
正常的计数状态。其中1010状态仅在极短的时间内出现，电路的基本状态只有十个0000~1001状态，状态图如下：
00001010100100010010001101001000该电路为十进制计数器。
011101100101
试用74HCT161设计一个计数器，其计数状态为自然二进制数1001~1111。
解： 要设计的计数器计数状态为自然二进制数1001~1111，即在计数过程中要跳过0000~1000九个状态而保留1001~1111七个状态。可用“反馈置数法”实现：令74HCT161的D3D2D1D0=1001，并将进位信号TC经反相后接到并行置数使能端PE上。当Q3Q2Q1Q0=1111时，TC=1使PE=0有效，这样，在下一个计数脉冲到达时，将1001置入计数器，从而实现1001~1111七个计数状态。逻辑电路图如下：
1 1 CP 1 1 0 0 1 CR D0 D1 D2 D3 CET TC CEP 74HCT161 ＞ CP Q0 Q1 Q2 Q3 PE 1