毕业设计（论文）
A/D 比较电路模块的版图设计
学 院：
专 业：
姓 名：
指导老师：
中国·珠海 二○一○ 年 五 月
信息科学技术学院
电子科学与技术
学 号：
职 称：
Xx学院毕业设计（论文）
诚信承诺书
本人郑重承诺：我所呈交的毕业设计（论文）
《 A/D 比较电路模块的版图设计 》 是在指导教师的指导下，独立开展研究取得的成果，文中引用他人的观点和材料，均在文后按顺序列出其参考文献，设计（论文）使用的数据真实可靠。
承诺人签名： 日期： 年 月 日
A/D 比较电路版图设计
摘 要
集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。版图设计是决定良率高低的一个重要环节，按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计两大类。按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制和半定制两大类。由于制造工艺水平的提高，特征尺寸的减小，各种寄生参数对电路的影响也越来越大，在版图设计中有越来越多的问题要考虑。
本文采用的是Cadence公司的Virtuoso定制设计平台，使用全定制的方法对一个ADC比较电路进行版图设计，ADC比较电路使用了cmos工艺，输入电压为2.5V，采样频率125M，采取双输入模式，调用Cadence公司提供的90nm标准cmos工艺库，用Spectre工具对电路进行了性能分析和仿真，并在Cadence公司提供的工艺文件下完成了版图设计，详细的分析了版图设计的过程，使用Assura工具进行DRC和LVS验证，证明本论文的版图设计完全符合要求。
关键词：比较电路； 仿真； 版图设计； cmos 工艺； 全定制。
The layout design of ADC Comparator
II