计算机组成原理试题及答案
一、选择题 （每题3分，共36分） 1、下列数中最小的数是（ ）。B A （1010010）2 B （00101000）BCD C （512）8 D（235）16
2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（ ），最小负整数为（ ）。 A A +（215-1），-(215-1) B +(215-1),-（216-1）
C +（214-1），-(215-1) D +(215-1), -(1-215) 3、运算器虽由许多部件组成，但核心部分是（ ） B A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器
4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（ ）来实现 C A 与非门 B 或非门 C 异或门 D 与或非门 5、立即寻址是指（ ） B A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址 6、输入输出指令的功能是（ ） C A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU与I/O设备之间的数据传送 D 改变程序执行的顺序
7、微程序控制器中，机器指令与微指令的关系是（ ） D A 一段机器指令组成的程序可由一条微指令来执行 B 一条微指令由若干条机器指令组成 C 每一条机器指令由一条微指令来执行 D 每一条机器指令由一段用微指令编成的微程序来解释执行 8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（ ） A A 最低 B 居中 C 最高 D 都差不多
9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（ ） B A 23 B 20 C 17 D 19
10、在主存和CPU之间增加Cache的目的是（ ）。 C A 扩大主存的容量 B 增加CPU中通用寄存器的数量 C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 11、计算机系统的输入输出接口是（ ）之间的交接界面。 B A CPU与存储器 B 主机与外围设备 C 存储器与外围设备
D CPU与系统总线
12、在采用DMA方式的I/O系统中，其基本思想是在（ ）之间建立直接的数据通路。B A CPU与存储器 B 主机与外围设备 C 外设与外设 D CPU与主存 二、判断题 （每题3分，共15分）
1、两个补码相加，只有在最高位都是1时有可能产生溢出。 （ × ）
2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和 （ √ ） 3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。 （ √ ）
4、半导体ROM是非易失性的，断电后仍然能保持记忆。 （ √ ）
5、在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。 （ √ ） 三、简答题 （共29分）
1、简述浮点运算器的作用，它由哪几部分组成？ （7分）
2、计算机指令中要用到的操作数一般可以来自哪些部件？ （7分） CPU内部的通用寄存器 外围设备中的一个寄存器 内存储器的一个存储单元
3、Cache有哪三种基本映像方式？直接映像方式的主要优缺点是什么？ （7分）
4、简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。 （8分）
四、计算题 （每题10分，共20分）
1、写出X=10111101，Y=-00101011的原码和补码表示，并用补码计算两个数的和
2、将十进制数-0.288转换成二进制数，再写出它的原码、反码、补码表示（符号位和数值位共8位）
计算机组成原理试题及答案5
一、选择题（共20分，每题1分）
1．指令系统中采用不同寻址方式的目的主要是______。
A．可降低指令译码难度；B．缩短指令字长，扩大寻址空间，提高编程灵活性； C．实现程序控制；D．寻找操作数。
2．计算机使用总线结构的主要优点是便于实现积木化，缺点是______。
A．地址信息、数据信息和控制信息不能同时出现；B．地址信息与数据信息不能同时出现； C．两种信息源的代码在总线中不能同时传送；D．地址信息与数据信息能同时出现。 3．一个16K×32位的存储器，其地址线和数据线的总和是______。 A．48；B．46； C．36；D．38。 4．下列叙述中______是正确的。
A．主存可由RAM和ROM组成；B．主存只能由ROM组成； C．主存只能由RAM组成；D．主存只能由SRAM组成。 5．在三种集中式总线控制中，______方式响应时间最快。
A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不是。 6．可编程的只读存储器______。
A．不一定是可改写的；B．一定是可改写的；
C．一定是不可改写的；D．以上都不对。 7．下述______种情况会提出中断请求。
A．产生存储周期“窃取”；B．在键盘输入过程中，每按一次键； C．两数相加结果为零；D．结果溢出。 8．下列叙述中______是错误的。
A．采用微程序控制器的处理器称为微处理器； B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短； D．以上都是错的。
9．直接寻址的无条件转移指令功能是将指令中的地址码送入______。 A．PC；B．地址寄存器；C．累加器 D．ACC。 10．响应中断请求的条件是______。
A．外设提出中断；B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时。 D．CPU提出中断。 11．变址寻址和基址寻址的有效地址形成方式类似，但是______。 A．变址寄存器的内容在程序执行过程中是不可变的；
B．在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；
C．在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变； D．变址寄存器的内容在程序执行过程中是可变的。
12．在原码加减交替除法中，符号位单独处理，参加操作的数是______。 A．原码；B．绝对值； C．绝对值的补码；D．补码。 13．DMA方式______。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式；B．不能取代中断方式； C．也能向CPU请求中断处理数据传送；D．能取代中断方式。
14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 。 A．8MB；B．2M；C．4M；D．16M。
15．设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种寻址方式的有效地址为______。
A．EA = (X) +D；B．EA = (X) + (D)；C．EA = ((X) +D)；D．EA = X +D。 16．程序计数器PC属于______。
A．运算器；B．控制器；C．存储器；D．I/O设备。
17．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。 A．延长机器周期内节拍数的；B．异步；C．中央与局部控制相结合的；D．同步。 18．目前在小型和微型计算机里最普遍采用的字母与字符编码是______。 A．BCD码；B．十六进制代码；C．ASCII码；D．海明码。 19．设寄存器内容为10000000，若它等于 -0，则为______。
A．原码；B．补码；C．反码；D．移码。
20．在下述有关不恢复余数法何时需恢复余数的说法中，______是正确的。
A．最后一次余数为正时，要恢复一次余数；B．最后一次余数为负时，要恢复一次余数； C．最后一次余数为0时，要恢复一次余数；D．任何时候都不恢复余数。 二、填空题（共20分，每空1分）
1．I/O与主机交换信息的方式中,A 和B都需通过程序实现数据传送，其中C 体现CPU与设备是串行工作的。
2．设 n = 8（不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 A ns,补码Booth算法最多需 B ns。
3．对于一条隐含寻址的算术运算指令，其指令字中不明确给出 A ，其中一个操作数通常隐含在 B中。
4．设浮点数阶码为4位（含1位阶符），用移码表示，尾数为16位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C，真值为D （十进制表示）。
5．在总线的异步通信方式中，通信的双方可以通过A、B和 C 三种类型联络。 6．磁表面存储器的记录方式总的可分为 A 和B 两大类，前者的特点是C，后者的特点是 D。
7．在微程序控制器中，一条机器指令对应一个A，若某机有38条机器指令，通常可对应 B 。 四、计算题（6分）
设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B的主频为12MHz，且机器周期也含4个时钟周期，试问B机的平均指令执行速度为多少MIPS？ 五、简答题（共20分）
1．说明微程序控制器中微指令的地址有几种形成方式。（6分）
2．什么是计算机的主频，主频和机器周期有什么关系？（4分）（CU 4）
4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备65种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（5分）
（1）画出一地址指令格式并指出各字段的作用（2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。 六、问答题（共15分）
1．按序写出完成一条加法指令SUB α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。（8分）
2．假设磁盘采用DMA方式与主机交换信息，其传输速率为2MB/s，而且DMA的预处理需1000个时钟周期，DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz的处理器需用多少时间比率进行DMA辅助操作（预处理和后处理）。
七、设计题（10分）
设CPU共有16根地址线，8根数据线，并用 作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～8191为系统程序区；8192～32767为用户程序区。 （2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
计算机组成原理试题5答案
一、选择题（共20分，每题1分）
1．C 2．C 3．C 4.A 5．C 6．A 7．B 8．A 9．A 10．B 11．C 12．C 13．B 14．B 15．B 16．B 17．C 18．C 19．A 20．B 二、填空题（共20分，每空1分）
1．A．程序查询方式 B．中断方式 C．程序查询方式2．A．1600 B．1700 3．A．操作数的地址 B．累加器4．A．1,111;0.11……1（15个1） B．27ⅹ(1-2-15) C．0,000;1.01……1（14个1）D．-2-8ⅹ(2-1+2-15)
5．A．不互锁 B．半互锁 C．全互锁6．A．归零制 B．不归零制
C．不论记录的代码是0或1，在记录下一个信息之前，记录电流要恢复到零电流 D．磁头线圈中始终有电流 7．A．微程序 B．41个微程序。
2．答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。
3．答：所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生，后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。 4．答：进位链是传递进位的逻辑电路。
5．答：间址需通过访存（若是多次间址还需多次访存）得到有效地址。 四、计算题（共5分）
答：根据机器A的主频为8MHz，得时钟周期为 = 0.125μs
（1）机器周期 = 0.125×4 = 0.5μs（2）平均指令执行时间是 = 2.5μs （3）每个指令周期含 = 5个机器周期
（4在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有关，即 = 则B机的平均指令执行速度= = 0.6MIPS 五、简答题（共20分）
1．（6分）答：（1）直接由微指令的下地址字段指出。（2）根据机器指令的操作码形成。 （3）增量计数器法。（4）根据各种标志决定微指令分支转移的地址。 （5）通过测试网络形成。 （6）由硬件产生微程序入口地址。