CL=50 pF,VDD= 2~2.7V
12(3)
10
ns
- tEXTIpw
EXTI 控制器检测到外部信
号的脉冲宽度
1. I/O 端口的速度可以通过 MODEx[1:0]配置。参见 CKS32F103x8 和 CKS32F103xB 参考手册中有关 GPIO 端口配置寄存器
的说明。
2. 最大频率在图 16 中定义。 3. 由设计保证，不在生产中测试。
90%
10%
50%
50%
10%
90%
外部输出负
载是50pF
t
t
f(IO)OUT
T
如果 (tr+tf)≤2/3T ，并且占空比为 (45-55%) 当负载为50pF
时，达到最大频率
图 16 输入输出交流特性定义
5.3.13 NRST 引脚特性
NRST 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻，RPU(参见表 32)。 除非特别说明，表 35 列出的参数是使用环境温度和 VDD 供电电压符合表 6 的条件测量得到。
表 35NRST 引脚特性
符号
参数
条件
最小值 典型值 最大值 单位 VIL(NRST)(1) NRST 输入低电平电压 -0.5 0.8 V
VIH(NRST)(1) NRST 输入高电平电压 2
VDD+0.5
V NRST 施密特触发器电压迟
hys(NRST)(1)
滞
200 mV RPU 弱上拉等效电阻(2) VIN=VSS
30
40
50 kΩ VF(NRST)(1) NRST 输入滤波脉冲 100 ns VNF(NRST)(1)
NRST 输入非滤波脉冲
300
ns 1. 由设计保证，不在生产中测试。
2. 上拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS 实现。这个 PMON/NMOS 开关的电阻很小(约占 10%)。42
VDD
RPU
外部复位电路(1)
内部复
NRST(2)
滤波器
位
0.1μF
图 17 建议的 NRST 引脚保护
1. 复位网络是为了防止寄生复位。
2. 用户必须保证 NRST 引脚的电位能够低于表 35 中列出的最大 VIL(NRST)以下，否则 MCU 不能得到复位。
5.3.14 TIM 定时器特性
表 36 列出的参数由设计保证。
有关输入输出复用功能引脚(输出比较、输入捕获、外部时钟、PWM 输出)的特性详情，参第 5.3.12 节。
表 36TIMx(1)特性
符号
tres(TIM) fEXT ResTIM
tCOUNTER
参数
定时器分辨时间
条件
fTIMxCLK= 72MHz
最小值 1 13.9 0 0 1 0.0139
fTIMxCLK/2 36 16 65536 910 59.6
fTIMxCLK= 72MHz
fTIMxCLK= 72MHz
最大值
单位 tTIMxCLK ns MHz MHz bit tTIMxCLK
μs